vhdl - ベクトルをVHDLのstd_inにポートマッピングしますか？

Question

約30個の入力を持つコンポーネントがあり、同じ量のベクトルがあります。の線に沿ってコンポーネントをポートマップしたい

component port map(vector(0), vector(1), .... ,vector(31));

ベクトル内のすべてのスロットを単に書き出すよりも速くこれを行う方法はありますか？

ありがとう

Answer 1

ベクトル内のすべてのスロットを少なくとも1回は列挙する必要があると思います。これを複数の場所で行う場合は、既存のコンポーネントのラッパーを作成して、ベクターを受け入れてから、そのベクターをラッパーに直接割り当てることができます。次に、（ラッパーで）ベクトル要素を1回だけ列挙する必要があります。

また、カスタムタイプと変換関数を使用して、「よりきれいな」コードを許可しました。カスタム集計タイプを作成して論理的に使用し（つまり、memory.addr、memory.data、memory.wr）、関数を使用してそれらをstandard_logic_vectorに[アン]バンドル（to | from）することができます（したがって、それらを標準に関連付けることができます）たとえば、レジ​​スタまたはFIFOインターフェイス）が、どのような種類の制約を使用しているかについては言及していません。