c++ - SystemC の型を理解する

Question

私は SystemC プログラミングの初心者ですが、(SystemC の公式ドキュメントを参照して) 気付いたことが 1 つあります。VHDL シミュレーションで扱っていたすべての型が SystemC に「移植」されていないことです。

つまり：

1. VHDL 標準ライブラリを考慮std_logicしてください。SystemC には同等のものはありませんが、SystemC のドキュメントでは、bool.
2. を考えstd_logic_vectorてみてください。SystemC には同等のものはありません。代わりに、多くの例でsc_int.

したがって、SystemC は単一ビットまたは電気信号を管理するための型を提供しないと考えていますが、すべての一般的な C/C++ アプリケーションのように、より高度な抽象化を提供します。

そうですか、それとも何か不足していますか？

Answer 1

1. vhdl 標準ライブラリを考慮std_logicしてください。SystemC には同等のものはありませんが、sysc のドキュメントでは、bool.
2. を考えstd_logic_vectorてみてください。sysc に相当するものはありません。代わりに、多くの例でsc_int.

すべてが正しいわけではありません。

sc_logicSystemC では、 and sc_lv< T >asstd_logicおよびstd_logic_vectorそれぞれを使用できます。

SC_LOGIC_0またはSC_LOGIC_1リテラルを に割り当てることができますsc_logic。

整数、16 進数、さらには「ビット固有」のリテラルを使用sc_lv< T >して値を割り当てることができます。

例えば：

class some_device : sc_module
{
    sc_out< sc_lv<32> > address;
    sc_out< sc_logic > write_enable;

    SC_CTOR (some_device)
    {
        write_enable.initialize(SC_LOGIC_0);

        /* The following three lines do the same thing. 
         * Obviously you won't use all three at the same time... */
        address.initialize(0b00001111000011110000111100001111);
        address.initialize(0x0F0F0F0F);
        address.iniziatize(252645135);
    }
}

それが役立つことを願っています。

Answer 2

sc_int、sc_bv（ビットベクトル）など、いくつかのタイプがあります。