vhdl - SystemCでの信号遅延をVHDLのAFTER句として指定する

Question

しばらく経ってからSystemCが信号を書き込もうとして問題が発生しました...

次のことを考慮してください。

process (clk)
   begin
      -- Updating my signal, out signal, in order to get result, but after a certain delay.
      signal1 <= '0' after 2 ns;

わかった！SystemCでも同じことができます。

SC_CTOR(MyModule) {
   SC_METHOD(mymethod);
   sensitive << ....
}
void mymethod() {
   mysig = '0'; // HOW TO SAY AFTER 2 NS?????????
}

SystemCで信号割り当ての遅延を指定するにはどうすればよいですか????

Answer 1

sではできると思いますがwait(2, SC_NS);、SC_THREADsではできませんSC_METHOD。（私の知る限り、あなたは許可されていませんwait。SC_METHOD）

Answer 2

私はすでに SC 構文を忘れていますが、GBL に似ている必要があります。write関数はオプションの遅延パラメーターを取る必要があります。GBL では、次mysig.write(0, 2*SC_NS);のいずれかmysig.Write(0, 2*ns);または代替構文です。mysig(2*ns) = 0;