Yosys で作成された大規模な組み合わせ論理回路を、ブースト グラフ ライブラリを使用して独自の C++ ルーチンの有向グラフにインポートしたいので、独自のアルゴリズムを試すことができます。ロジックには 10M ゲートのオーダーがあるため、パフォーマンスの高いコードを実装することが目標です。
-g AND,OR,XOR を使用して回路を合成するには、通常、yosys Berkeley abc で数時間かかります。Verilog ファイルとしてのエクスポートにも時間がかかり、ファイルは巨大です (数百メガバイト)。
私の当初の計画は、単純に Verilog ファイルを読み取り、ファイル文字列を解析して有向グラフを生成することでした。これは遅く、多くのコーディングが必要です。
もっと簡単な方法はありますか？アルゴリズムでの高速で簡単なグラフ トラバーサルのためだけに、ブースト グラフ ライブラリを使用する予定でした。
効率的なグラフ トラバーサルのための代替案のサンプル コードやアイデアはありますか? ..またはグラフ構造への大きなネットリストの高速インポート?