Hennessy&Pattersonの「ComputerArchitecture」を読んだことを前提としています。しかし、それはあなたの質問に答えないかもしれません。個人的には、私はコンピュータアーキテクチャの専門家ですが、どこからも学んだことはありません。実際、私は過去10年ほどで登場したすべての新しいアーキテクチャに関するArsTechnicaとPhoronixの記事を読んで多くのことを学びました。
それらが実際にどのように見えるかについては、チップ設計を学ぶ必要があります。探求したい2つの視点があります。1つはCADのような視点で、回路図キャプチャを実行します。ロジックブロックをレイアウトして接続し、デジタル回路を形成します。作成する物理的なレイアウトは、ハードウェアで取得するレイアウトにほぼ対応します。もう1つの角度は、Verilogのようなハードウェア記述言語でコーディングすることを学ぶことですが、それはかなり抽象的であり、コーディングしているものをハードウェアに変換する方法に関連付けるには、ハードウェアについて多くの直感が必要です。
「静的RAM構造」の画像をグーグルで検索したところ、記憶がどのように機能するかを示す興味深いページがたくさん見つかりました。たとえば、ここには「http://www.iis.ee.ethz.ch/~kgf/aries/5.html」という良い画像がいくつかあります。後で動的RAMに入ることができます。スタティックRAMは、6トランジスタブロックの長方形アレイです。「http://lwn.net/Articles/250967/」、具体的には「http://lwn.net/images/cpumemory/cpumemory.7.png」を参照してください。また、「http://www.freepatentsonline.com/7095663-0-large.jpg」。トランジスタの4つは、ビット値を保持する2つの連続したインバータを形成します。2つは、インバーター間の信号線へのアクセスを許可し、インバーターを異なる状態に強制することを可能にします。これらの6Tセルは、大きな長方形のアレイに配置されています。行を読み取るには、デコーダ回路はアドレスを単一の信号に変換し、その行のワードラインをアサートします。これにより、アクセストランジスタがアクティブになり、その行の各セルがそのビットラインに接続されます。各列の2つのビット行は反対の値を保持し、これは差動センスアンプによって解釈され、1行が読み取られます。書き込むには、同じことを行いますが、ビットラインを正しい値に強制します。
スタックは、特定の方法でアドレス指定されたメモリです。チップ内の特別に専用のスタック構造であっても、アドレスを適切にインクリメントおよびデクリメントするロジックブロックとともに、それらは単なるメモリブロックです。
キャッシュは別の汎用メモリ配列であり、特定の種類の連想メモリであるタグ配列に関連付けられています。TLBは特別な種類のキャッシュです。グーグルに時間を費やすと、これらのことについてすべて学ぶことができます。あなたが乗り越えなければならないハードルは、どの検索用語を使用するかを知ることです。喜んでお手伝いさせていただきます。