問題タブ [flash-memory]

ファイルシステムについて調査しようとしていますが、おそらく混乱しています。SCAN や CSCAN などのディスクを備えたデバイスのディスク スケジューリング アルゴリズムが必要ですが、フラッシュ メモリに相当するものは何だろうと思っていました。

フラッシュNand（ファイルシステムなし）からデータを読み取るコードを作成しました。

それが機能するので、読み書きを試みたい..だから、コードを次のように変更します。

しかし、それは-1開くことができないことを意味します。しかし、それ以外の MTD では機能します。

それからcat /proc/mtd、MTD0がそうROで、もう一方がそうであると言われていRWます（私はそれが読み取り専用で読み書き可能だと思います）

使ってみたMEMUNLOCK

必要なのでfd、必要なopenのでO_RDONLYnot O_RDWR(return -1) を使用します。

しかし、それはエラーを返しますBad file description。O_RDONLY、、O_WRONLYまたはを使用する必要があるためですO_RDWR。

この MTD0 のロックを解除する方法、またはロックを解除せずに書き込む方法はありますか??

Broadcom CFE（共通フレームワーク環境）ブートローダーを使用しています...SOCはBroadcomからのものです...そしてブートストラップデバイスとしてシリアルNORフラッシュN25Q032を使用しています。フラッシュから読み取るにはメモリマップ技術を使用し、書き込むにはSPIインターフェイス（IOマップ）を使用します。

そのようなデザインの背後にある理由は私には次のように思われます：

1. IOマップド読み取り/書き込みは呼び出しをブロックしているため、CPUを解放するために読み取りを行う間、メモリマップドを使用して実装されます。

2. これをチェックする実装がありません...RAM内のマップされた領域が変更されたため、それに応じてフラッシュを変更し（メモリマップド書き込みの実装に失敗することを意味します）、書き込みに比較的使いやすいSPIインターフェイス（IOマップド）実装を使用しますフラッシュ。

....そのようなデザインの背後にある理由を説明してください....

BCM7358 と SPI NOR フラッシュの間にある SPI サブシステムは、B-SPI モジュールを使用して読み取り操作を実行し、M-SPI モジュールを使用して書き込み操作を実行します....B-SPI の代わりに M-SPI から読み取り操作を実行する必要がある場合...では、どうすれば進められますか....どんな提案も歓迎します

インテリジェント SPI コントローラーは、キュー シリアル ペリフェラル インターフェイス (QSPI) であり、SPI コントローラーの 1 つのタイプです。プログラム可能なキュー ポインターを備えたデータ キューを使用し、CPU の介入なしで一部のデータ転送を可能にします。[6] また、CPU の介入なしでキューとの間の連続転送を可能にするラップアラウンド モードもあります。

上記のインテリジェント SPI コントローラーをよりよく理解できるように、誰かが良いチュートリアル/参照コードを提案してくれませんか。

私のCompulabcm-x270CoMLinuxカーネルではNORに配置されています。このカーネルはMTDをサポートしておらず、起動後、MTDパーティションとしてNORにアクセスできません。私の目標は、ユーザースペースからこのカーネルを更新することです。はい、tftpによるブートローダーからの更新が最も簡単ですが、このタスクでは使用できません。/ dev / memまたは他の方法でNORをマッピングすることは可能ですか？

STM32F10x_StdPeriph ライブラリで STM32F103ZG を使用しています。Keil ARM-MDK を使用してプロジェクトの開発を開始しましたが、現在は GCC に移行しています。これまでのところ、切り替えは非常にスムーズに進んでいます。FLASH の最後のページを構成ページとして使用して、製品固有のパラメーターを保存します。これは明らかにバンク 2 にあるページです。場合によっては、これらの構成パラメーターを実行時に更新する必要がありますが、GCC に移行したので、書き込みを試みるとすぐに 2 番目のメモリ バンクがビジー状態になります。それから、電源を入れ直すまでビジーのままです。消去は正常に動作しますが、書き込みは失敗します。すべての FLASH のロックを解除し、FLASH にアクセスするためにすべてのクロックが初期化されていることを確認します。いくつかのフォーラムの他のいくつかの投稿は、私のリンカー ファイルの問題を示唆していますが、私が使用するすべての例は違いがありません。

誰かが私が間違っていることを教えてくれたら、とても感謝しています。

ありがとう、

H

NAND用の1ビット、4ビット、8ビットのECCを知っています。チップセットのテクニカルリファレンスマニュアルには4ビットと8ビットのエラー訂正機能しか記載されていませんが、同じチップセットに1ビットECCを実装することは可能ですか？

NANDコントローラにエラー訂正機能が存在するのか、それともソフトウェアを使用して実装できるのかを実際に理解したいのですが。

私は1秒間に数回ファイルにデータを書き込むAndroidアプリケーションを書いています。そのファイルが消去されて新しいファイルが開始された後、全体のファイルサイズは約1MBです。電話のフラッシュメモリが消耗して故障することを心配する必要がありますか？アプリケーションが連続ファイルを書き込む場合でも、Androidがフラッシュメモリの劣化を最小限に抑えるために異なるセクターに書き込みを分散するかどうかを知っていますか？ロギングシステムは同じように機能しましたか？言い換えれば、私がたくさん（1秒あたり数レコード）ログを記録した場合、それは電話のフラッシュメモリリソースに影響を与えますか？

セクタ 2 と 3 で EEPROM をエミュレートして、消去時間を短く保ちたい (小さな 16kb セクタ)。私の質問は、コンパイラがこれらのセクターにプログラム コードを配置するのを防ぐために、このフラッシュ スペースを予約する方法です。

これまでのところ、意味のあるものは何も見つかりませんでした。

ありがとう