問題タブ [instructions]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
cpu - 最速のCPU命令
命令の速度の順序のリストはありますか (これは一般的に言えば、アーキテクチャによって異なります)。何年も前に、アセンブリの教授から、シフトが最も速いと言われました。
+、-、*、/ の順序は?
computer-architecture - データ アクセスに関する時間的局所性とデータ フェッチに関する時間的局所性
以下に記載されている質問に行き詰まっています。
以下を示すプログラムの一般的な特性と動作を説明してください:
(a) データアクセスに関する時間
的局所性が低い (b) 命令フェッチに関する時間的局所性が低い
時間的局所性は理解できますが、データ アクセスと命令フェッチに関しては、それが何を意味するのか理解できません。誰かが私にそれを説明してくれたら、とてもありがたいです。
performance - アセンブリ:命令の実行時間を計算する
命令の実行時間をどのように計算しますか?アクションが完了するまでに必要なクロックサイクル数に関して、チップメーカーの意見を確認するだけで完了しますか?これについて他に知っておくべきことはありますか?何かが足りないような気がします。
assembly - アセンブラ エラー: 不正な命令
このエラーに遭遇しました
(この長いコードの残りは、このペーストにあります。: http://pastebin.com/6YRx8rDh )
CPUは、maemo fremantleでビルドされたプロジェクトのアームCortex-A8です。
まあ、私はアセンブリの知識がほとんどなく、それを研究してもう少し学んでいますが、このエラーを理解できないようです。また、数日間グーグルで調査しましたが、問題に対する具体的な答えが見つかりません。
これは、エラーになる行を含むヘッダーです: http://pastebin.com/k3D4cg0d
(2つ以上のリンクを投稿できないため、コメントに関する詳細情報を提供しました)
cpu-architecture - 5 ステージのパイプライン CPU を使用した特定の命令シーケンスに必要なクロック サイクル数は?
5 ステージのパイプライン化された CPU には、次の一連のステージがあります。
IF – 命令メモリからの命令フェッチ。
RD – 命令のデコードとレジスタの読み取り。
EX – 実行: データおよびアドレス計算用の ALU 演算。
MA – データ メモリ アクセス – 書き込みアクセスの場合、RD 状態でのレジスタ読み取りが使用されます。
WB – ライトバックを登録します。
次の一連の命令を検討してください。
各ステージに 1 クロック サイクルかかるとします。I1 のフェッチから始まる上記の一連の命令を完了するのにかかるクロック サイクル数は?
だからここに私の解決策があります。
このようにして、合計13サイクルを取得しています。オペランド転送は質問で明示的に言及されていないため、私はそれを想定しています。そのため、登録はWBステージ後にのみ利用可能になります. ただし、オプションは次のとおりです。
- A.8
- B.10
- C.12
- D.15
assembly - システムは特別な専用キーに対してどのようにアクションを実行しますか?
アセンブリ言語を使用してユーザーから入力を受け取るたびに、数字/文字の ASCII コードがレジスタ 'AL' に格納されます。同様に、「Ctrl+C」、「Ctrl+V」、「Ctrl+X」などを押すと、システムによってどのようなアクションが実行されるかを知りたい、つまり、
- スキャンコードはどのように保存されますか?
- 手順は何ですか?
- システムで使用されているレジスタは?
主に私の焦点は、上記の命令でハードウェアによって実行される内部操作を知ることです。
dalvik - dalvik命令を解析する際に、可変長引数はどのように解析されますか?
両方とも、同じ操作と同じオペランドmove vA, vBを含みます。move-wide vA, vBオペコードを除いて、すべてが同じです。アプリケーションの命令で使用されるオペランドを出力する必要がある状況にあります。したがって、指示が表示されmove vA, vBたら、印刷する必要がありますmove va(*contents of va*), vb(*contents of vb*)。
これは、4バイトのレジスタの場合は正常に機能します。しかし、move-wide指示に遭遇したときは、vAの内容と次の仮想レジスタの内容、vBの内容と次の仮想レジスタの内容を印刷する必要があります。
これらを解析する標準的な方法は何ですか?
facebook - ページタブアプリを作成するための段階的な手順を知っている人はいますか?
FBページの1つに追加できるページタブアプリを作成しようとしています(ここで単純なiframeタブを作成しようとしているだけですが、なぜこれがそのようなクラスターでなければならないのかわかりません* * )。
指示に従いましたが、表示したいページで利用可能なアプリのリストにアプリを実際に追加する方法がわかりません。
このプロセスの適切な手順をステップバイステップで説明している人はいますか? どこが間違っていたのか特定できるかもしれません。
assembly - アセンブリ言語命令の実装
アーキテクチャの特定movの命令(たとえば、、、、、、 ...)の実装を説明する情報ソースまたは技術ドラフト(ネットワーキングのRFCなど)はありますか?jmpjejleincIntel
いくつかの一般的な話はウィキペディアにありますが、私は内部で何が起こっているのかを完全に知りたいです。
ありがとうございました
cpu - CPU 命令の並べ替えのトレース
プロセッサによる命令の並べ替えとトマスロのアルゴリズムについて、いくつかのことを調べました。
このトピックをもう少し理解しようとして、特定のプログラムに対して行われた実際の動的な並べ替えを確認する (トレースを取得する) 方法があるかどうかを知りたいですか?
入力プログラムを与えて、自分のプログラムの「順不同の命令実行トレース」を見たい。
IBM-P7 マシンと Intel Core2Duo ラップトップにアクセスできます。また、簡単な方法があれば教えてください。