問題タブ [nios]

Altera Nios II ソフト コアでプロジェクトを構築しています。オンチップ フラッシュを備えた新しい Max 10 を使用しているため、コードを低速パフォーマンス コード (オンチップ フラッシュ、.textで実行) と高性能コード (オンチップ RAM で実行)に分割したいと考えています。密結合、.tight_instr )。

ディレクティブを使用して、__attribute__((section(".tight_instr")))特定のセクションにリンクする関数を選択するタスクを完了しましたが、そのような関数はいくつかの libgcc モジュールを呼び出すため、そのようなモジュールも同じセクションに入れたいと考えています。

オンチップ RAM が限られているため、すべての libgcc モジュールを.tight_instrにリンクすることはできません。そのようなモジュールを.textに含めると、実行時間が大幅に長くなります。

SECTIONS リンカーをスクリプト化する正しい方法は何ですか?

私はこれがロングショットかもしれないことを知っていますが、私は NIOS II アセンブリ言語でコードを書くことにかなり慣れていないので、while ループと do while ループを実装しようとしていますが、不十分です。以下は、仮想的な状況で動作するはずのコードですが、それが正しいかどうかはわかりません。

if ステートメントを使用している場合、たとえば、

レジスタ rA > rB

{some body for loop} と構文は次のようになります

bgt rA、rB、ラベル

それはちょうどその時でしょうか

ラベル、rA、rB

それとも私は道を外れているのですか？この質問に答えるときは、できるだけ具体的に答えてください。ありがとうございました！

1. 使えますか

orhi r8,r0,%hi(0xffffffff)

addi r8,r0,%lo(0xffffffff)

の代わり%hiadjにorhi？

2. それともそうでなければならない

orhi r8,r0,%hi(0xffffffff)

ori r8,r0,%lo(0xffffffff)

%hiatを使用することを主張する場合orhi?

3. %hiadj(0xffffffff)=の結果は0x0001?

4. それならしないだろう

orhi r8,r0,%hi(0xffffffff)

addi r8,r0,%lo(0xffffffff)

0x0001ffffで生産r8？32 ビット アドレスは保持されません。

NiosII の OS メールボックスを介して 2D 配列を渡すように求められます。たとえば、次のようになります。

array_a にメモリを割り当てる必要があるため、ポインターの配列を使用しますが、各ポインターは 1D 配列を指すことができます。ただし、配列が渡されないため、プログラムは正しく機能していません。エラー メッセージは表示されず、「完了」はコンソールに出力されません。コードは 1D 配列 (ポインターの配列ではなく *array_a と *data_array) を渡す作業を行っていますが、どこで間違いを犯したのかわかりません。

nios II ソフト プロセッサのオペレーティング システム サポートを理解しようとしています。

アルテラと Web はこれに対するいくつかの回答を提供していますが、検索フォーラムにはほとんどの情報が保管されています。

nios ii.

どのような OS オプションがあり、大きな移植作業が必要ですか?

外部メモリから 100 個の数値を (1 つずつ) 取得し、その数値に単純な算術演算 (1 を追加するなど) を実行して、別のメモリに戻すという単純なプロジェクトを実行しています。

Verilog コードでメモリを「表す」プロジェクトを成功させましたが、ボードの SDRAM を使用してデザインを合成したいと考えています。SDRAM にデータをロードする方法や、SDRAM に出力された結果のデータをどう処理するかは、宿題には関係ありません。

しかし、私は何をすべきか理解できません。インターネットのすべての情報は、NIOS-II の利用につながります。SDRAM にデータをロードしてサービスを提供できるようにする必要があること、およびその他の理由を考慮すると、NIOS-II がこれを行うための最も推奨される方法でしょうか? それなしで行うことができ、より実用的でしょうか?

最近FPGAを勉強しています。sdram を使用しようとしましたが、誰かが nios ii で使用することを勧めています。しかし、nios ii(c/c++) で ip コアを使用している記事をいくつか見ていますが、verilog で書くよりも遅くなる可能性がありますか? なんで？ハードウェア（高速、並列）とソフトウェアのため？

Altera Nios II プロセッサ用の Eclipse を実行しています。

.h問題は、作業中のコードをファイルに分割しようとしたときに始まりました.c。

他の情報なしでこのメッセージが表示されます

ビルドログを見ると、これに取り組む方法がわかりません。ビルドログはこちら

どのように進めればよいですか？すべてのコードが 1 つのファイルにある場合に機能します。