問題タブ [nios]

このコードがレジスタ ctl0 の値にどのように影響するか (予約済みビットを無視して) を教えてください。ここにコードがあります

私は今、コンピューターの構成とアーキテクチャーについてのコースを取っています。いくつかの演習が与えられました。その 1 つは、アセンブリ コードを機械語命令に変換することです。

movia機械語命令への変換に行き詰まっています。

私はそれが2つの操作で構成されていることを知っていorhiますaddi.

これはアセンブリのコードです:

r0演習では、 であり0x0、 でr8あると述べてい0x8ます。

したがって、は次のorhiようになります。orhi r8, r0, %hiadj(50000)追加は次のようになります。addi r8, r8,%lo(50000)

私はに取得しましorhiた：

しかし、私は%hiadj50000 で を使用する必要があります! 方法がわからない？少し調べてみましたが、十分に明確な答えが見つかりませんでした。

私はこれに非常に慣れていませんが、本当に理解したいです! では、どのように使用し%hiadjますか? 質問が明確でない場合は申し訳ありませんが、お役に立てれば、より詳しく説明します。

私はコンピューター サイエンスの学生で、学校の研究室で働いています。私はこれを機能させようとしましたが、役に立ちませんでした。これまでのところ、私のモーターは止まることなく前進するだけです。センサーを DE2 ボードの LED に接続して、それらの値を正しく受信して保存できるかどうかを確認しましたが、そのようです。しかし、センサーに対応してモーターが回っていません。私はこのコードを何時間もいじっていましたが、運が悪かったです。私はアセンブリ プログラミングの初心者です。

ここにコードを添付しました：

.equ ADDR、0x10000070 .equ LEDR、0x10000000 .equ LEDG、0x10000010

.グローバルメイン

主要：

センサー1:

ループ1:

センサー2:

ループ 2:

モーター：

モーターR:

。終わり

レゴ コントローラーのマニュアルへのリンクは次のとおりです。

http://www-ug.eecg.toronto.edu/msl/nios_devices/dev_newlegocontroller2.html

私は今のところこれを機能させようとしていますが、後でパルス幅変調を使用してより正確にする必要があります... nios2タイマーを使用する必要があるかもしれませんか?

私は迷っており、どんな助けにも感謝します。

どうもありがとうございました。本当に感謝しています。

マニク

どうもありがとう、私はこれにあまりにも多くの時間を費やしてきたと思うので、今は私を助けるために新鮮な目が必要です.

私は個人的なプロジェクトのために SD カード音楽プレーヤーに取り組んでおり、この質問に対する答えをどこでも探していました。ボードに含まれているシンセサイザーの例を単純化したので、あとは SD カードからオーディオ データを取得するだけです。

何らかの理由で、ボードに含まれている SD カード ミュージック プレーヤーのデモが私のシステムで動作しません。したがって、NIOS II を必要とせずにオーディオ データを読み取る方法を見つけようとしています。何かアドバイス？たぶん、それを実装する方法を見るためのリソースですか？

ここで、C のオシロスコープに波形を出力する必要があります。これは、立ち上がりのこぎり波である必要があります。コードが正しいかどうかはわかりません。ヘルプや提案はありますか?

ということで、しばらくDE2-155ボードでSDカード音楽プレーヤーを作っていました。私はついにハードウェアを完成させ、それを完成させるために C でのコーディングに移りました。ただし、プロジェクトをビルドする前に、「整数定数の無効なサフィックス "0b00100000"」というエラーが表示され続けます。

ここに私のCコードがあります:

この問題の最初の裏話。私の現在のプロジェクトでは、FPGA を使用して最適化されたマンデルブロ計算機を作成しようとしています。この時点で、私は nios プロセッサと FPGA の間にブリッジを確立しようとしました (残念ながら、これまでのところ運がありません)。

Avalon バスを使用して nios と FPGA (VHDL を実行) の間の通信を理解しようとしています。私は現在 15 週間以上 VHDL を使用しており、過去 5 週間は nios 2 プロセッサを使用しています。今私が達成したいことは次のとおりです: 64 ビット値の 2 倍の送信をテストできるセットアップを作成したいのですが、VHDL でこの値を記憶し、Nios 2 プロセッサに戻るように読み取りを試みます。 (C コード)。

もちろん、私は自分でこれを理解しようとする前に、この質問をここに上げませんでした. これが今までやってきた仕事です。

nios では、2 つの 64 ビット値を FPGA に書き込み、それらを取得して赤と緑の LED に出力を表示するメインの簡単なセットアップを作成しました。ところで、これをアルテラ DE2 ボードで実行します。Cコードは次のようになります

IQRD は 32 ビット値しか取得できないため、このコードが正しくない可能性があることは承知しています。しかし、64 ビット アドレスを一度に読み取るための解決策を見つけることができません。この質問から、これを行う方法に関するほとんどのテクニックを入手しました。なので、これが正しいかどうかはわかりません。

次に、VHDL で記述された FPGA 側があります。このコンポーネントは、QSYS で nios の Avalon バスに接続されている 64 ビット コンポーネントです。着信および発信リクエストを処理する必要があるコンポーネントは、avalon_mandelbrot コンポーネントです (以下を参照)。

このセットアップが機能するはずだと私には論理的に思えますが、全体をテストしようとすると、本来のように機能しないようです。明らかに、私はここで何か間違ったことをしています。おそらく、もう少し経験のある人がそれを見ることができます。うまくいけば、誰かがすぐにこれを手伝ってくれるでしょう。