問題タブ [riscv]

zedboardを使ってマルチコアを作りたいです。それについて2つ質問があります。

1. マルチコアシステムを実装するために、rocket-chip/src/main/scala/Configs.scala の変数 'NTILES' を 2 に変更しました。

2. マルチコアを作成した場合、それを確認するにはどうすればよいですか? 改造したシステムを確認するために fork とバックグラウンド実行を試してみたのですが、下図のようなエラーメッセージが表示されました。また、pthreads をコンパイルできませんでした。マルチコアシステムの確認方法が知りたいです。

また、ロケットチップのマルチコア化のアイデアがあれば、そのノウハウを教えてください。ありがとう。

RISC-V Rocket チップを使用しています。独自の信号とロジックをいくつか追加し、VCD 波形にまだ表示されていない Rocket チップの既存の信号の値を確認したいと考えました。これらの信号を VCD ファイルにダンプするにはどうすればよいですか?

現在のバージョンの Rocket チップでは、両方のキャッシュのキャッシュ ラインにフラグを含めたいと考えています。これらのフラグは、メモリ アドレスのデータと共にロード/ストアされます。lowRISC ( http://www.lowrisc.org/ ) の開発者も同様のことを行っています。ただし、それらはロード/ストア フラグとデータに別々の命令としてアクセスし (つまり、ストア/ロード フラグとデータをストア/ロードするための既存の命令)、それらのアーキテクチャ設計は古いバージョンのロケット チップから派生したものであり、ロケットそれ以来、チップのソースコードは大幅に変更されています。

私の場合、どういうわけかフラグが正しく伝播されていません。キャッシュ ライン サイズの増加、フラグ ビットのキャッシュへの伝達、フラグ ビットとデータのストア/ロード、キャッシュ間の正しい通信の確保などには、どのような手順が必要ですか?

これらを組み込むために変更するファイルを教えてください。

コードをコンパイルした後に生成されたオブジェクト ファイルがあります (C/C++ で記述されていません)。このオブジェクト ファイルから同等の RISC-V コードを生成することは可能ですか? もしそうなら、どのように？

ZedBoard で riscv-poky の Linux を起動したいです。

conf/local.conf で MACHINE を riscv64 に変更し、bitbake core-image-riscv. その後、スパイク経由で Linux が正常に起動することを確認しましたrunspike riscv64。

ところで、同じ vmlinux と rootfs を使用して ZedBoard で Linux を起動すると、RISCV ロゴを印刷した後に実行されません。コマンドは次のとおりです。

私たちは、インドの工学研究所の学部生であるコンピューター工学の学生です。私たちの主要なプロジェクトの一環として、私たちのガイドでは、RISC-V Rocket プロセッサを使用してマルチコア ISA を構築するように指示されています。

数年前に、基本的なゲート、加算器、乗算アルゴリズムなどについて、コンピューター アーキテクチャの入門コースを受講しました。現在、Chisel の学習を開始し、RISC-V Web サイトで ISA 仕様を少し読みました。このプロジェクトを完了するために、アカデミック セッション全体 (2016 年 4 月まで実行) が完了しました。

今後の進め方についてアドバイスをお願いします。