問題タブ [zynq-ultrascale+]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
serialization - ps ddr から axi dma を介して pl 側の qam 変調器にビデオ データをシリアルに転送し、qam 復調器から AXI dma を介して ps ddr にシリアル データを転送します。
デザインは ZCU102 ボード上にあります。ps ddr から axi dma までの 32 ビット幅のデータを取得します (SDK コーディング部分は、他のユーザーが petalinux を使用して行います)。AXI4 ストリーム FIFO に接続された dma の出力 (100Mhz ～ 7.6 Mhz でこの FIFO を使用する CDC)。軸ストリーム fifo データから、axi4 ストリーム データ幅コンバーター (4 バイトから 1 バイト ストリームへの変換) に渡されます。データ幅コンバーターの出力は fifo ジェネレーター コアに接続されます (8 ビットから 1 ビットへのシリアル データ変換用)。モジュレーター部分は別のものによって行われます。そのため、このシリアル出力を別の FIFO ジェネレーター コア (1 ビットから 8 ビット) への入力としてループ バックし、次にその軸 fifo (7.6 mhz から 100 mhz への CDC) の後にデータ幅コンバーター (1 バイトから 4 バイト) にループバックしました。 axi dma から ps ddr へ (つまり、逆の操作)。ps ddr で受信したビデオは完全に再生されています。ただし、Linux コマンドを使用して実行すると、入力ビデオ データが入力として与えられた後、約 17 分 (10 MB ビデオの場合) の遅延があります。1024 ワードが送信されるたびに、pl から ps へのインターフェイス側で tlast 信号を生成しています。遅延を減らす方法を教えてください。なぜこれほどの遅れが来るのか。
interrupt - Bootgen を使用するとこのエラーが発生するのはなぜですか?
Vitis で実行する .bif ファイルを作成しています。この場所の例に従ってみようとしています: https://docs.xilinx.com/r/en-US/ug1400-vitis-embedded/Creating-Boot-Images
これは、 XSDK に対して実行したcreate_bif .bat-script であり、完全に正常に機能しました。
ただし、.bat-script で次の行を実行すると、次のようになります。
次のエラーが表示されます: bootgen を実行しているエラー出力
Vitisでbootgenを実行する方法に問題はありますか。