プログラムメモリの内容がBRAMに保持されるプロセッサベースの設計をシミュレートしています。VHDL(推論BRAM)を使用してプログラムメモリを実現しています。デザインをポータブルに保ちたいので、CoreGenを避けようとしています。最終的に、このデザインはFPGAに移行します。
VHDLジェネリックを使用してBRAMのメモリコンテンツを初期化する方法があるかどうかを調べていますか?CoregenがCOEファイルを使用してBRAMを初期化することを理解していますが、これを行うためのVHDLコードベースの方法はありますか?
別の提案も教えてください。