状況
過去の試験問題で見つけた命令キャッシュとデータ キャッシュに関するアーキテクチャの質問に答えようとしています (宿題ではありません! )。
この質問は、私が自分のソリューションで使用していない多くの情報を提供しているようです。これは私が何かを逃していると思うようになり、誰かが私を助けてくれたら本当に感謝しています!
(完全な) 質問
これは、論文で尋ねられた完全な質問です。要点の概要については、以下を参照してください。
それぞれ n バイトの命令キャッシュとデータ キャッシュが別々にあるマシン S のミス率を計算します。
I命令キャッシュでは命令ごとにミスがありK、データキャッシュでは k 命令ごとに d ミスがあります。命令の一部
Xにはデータ転送が含まれますが、命令の一部Yには命令参照が含まれ、残りにはデータ参照が含まれます。ヒットにはHサイクルがかかり、ミスのペナルティはMサイクルです。
主な質問ポイント
与えられた：
- データキャッシュと命令キャッシュは分離されています
- 各キャッシュには
Nバイトがあります IK命令キャッシュの命令あたりのミス数DKデータキャッシュの命令あたりのミスX命令の一部にデータ転送が含まれる- 命令の一部に命令参照
Yが含まれる - 残りの命令には、命令参照が含まれています。
- ヒットには
Hサイクルが必要です - ミスペナルティは
Mサイクルです
計算：マシンのミス率
これまでの試み
当初、ミス率(I/K)*Y + (D/K)*(1 - X - Y)は
どんな助けでも素晴らしいでしょう！