vhdl - Synplifyを使用してビットストリーム（.bin）ファイルを生成する方法

Question

Synplifyバージョン9.6.2を使用しています

FPGAにロードする.binファイルを生成したいと思います。Synplifyからの出力は、.ednまたは.edfネットリストです。

誰もがこれを行うためのプロセスは何ですか？

Answer 1

EDIF ネットリストを取得し、それをザイリンクスのツール (ISE) にフィードして、EDF を配置配線済みデザインに変換し、次に .bin 形式のビットストリームに変換する必要があります。