vhdl - ガロアテーブルを使用したリードソロモン

Question

リードソロモンアルゴリズムの実装について考えています。しかし、リードソロモンでは、乗算器と除算器が多数登場し、ハードウェアに実装する必要があります。私はグーグルでそれを行うためのガロアテーブルを見つけました。

ガロアテーブルの考え方は、対数テーブルと逆対数テーブルを使用して乗数と除算器を実装することです (ルックアップテーブルに変更すると、加算器と減算器を使用できます)。

FPGA アーキテクチャに実装できるかどうかを知りたいですか? それは多くのリソースを必要としますか？

score 1 · Accepted Answer

私はこの特定のアルゴリズムを実装していませんが、あなたが説明しているソリューションのタイプを認識しています。テーブル駆動の対数は、FPGAにとって確かに合理的なアプローチです。多くの内部ブロックRAMメモリ容量を備えたFPGAが必要になります。

これはFPGAに実装できますか？おそらく、あるレベルで。収まりますか？小さな実装または完全な実装のサブセットを構築することをお勧めします。実装をスケールアップすることにより、消費されたリソースと理由に注意してください。

Opencoresもチェックしてください。「opencoresgaloistable」のクイックグーグルはいくつかのヒットをもたらしました。

vhdl - ガロア テーブルを使用したリードソロモン