vhdl - 私のプログラムはModelSimで動作しますが、実際のFPGAボードでは動作しません

Question

私のVHDLコードとBDFデザインがあります。

ModelSimでVHDLコードをシミュレートすると正常に動作しますが、Quartusでシミュレートするか、FPGA Cycloneボードにアップロードすると、LEDに信号がありません。IDK、私はどのように見ると思いますか。

Answer 1

私はあなたのコードをざっと見てみました、そしてそれは構文的に正しいように見えますが、それは実際には合成可能に見えません（それはそうかもしれませんが）。

例えば：

led_size : process(clk, size)
begin
  if size = '1' then     
    led_size_f <= led_size_f +1;
  end if;
  if  led_size_f > 4 then 
    led_size_f <=1;
  end if;
end process;

を使用せずclk、ラッチも生成します（実行していることが完全に確実でない限り、一般的に悪いことです）。これにより、FPGAで実行しようとしたときに問題が発生する可能性があります。

さらに例を投稿することもできますが、私があなたである場合は、合成ツールから発生する可能性が最も高い警告のリストを確認してみます。

また、IDEに同期設計用のテンプレートがいくつか付属しているかどうかを確認し、それらに準拠して、実際に必要なハードウェアを推測していることを確認してください。