ザイリンクス 13.2 で VHDL プログラムのみを合成すると、ザイリンクスはこの部分で長時間 (> 数時間) 合成を行います。まともなマシンがコードを合成するのに通常 20 分かかるため、これは異常に長くなります。
この「最適なエンコーディングのための FSM の分析」をパスする方法に関するヒント。段階 ？
開始: 「合成 - XST」。xst を実行しています... コマンド ライン: xst -intstyle ise -ifn "C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/i8051_top.xst" -ofn "C:/Users/Farmer/Desktop/ CG3207 BACKUP/2012 年 11 月 12 日/ISA NOMX/i8051_top.syr" 読み取りデザイン: i8051_top.prj
================================================== ======================= * HDL コンパイル * ====================== ==================================================ライブラリ作業の vhdl ファイル「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/constants.vhd」をコンパイルします。ライブラリ作業で vhdl ファイル「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/ext_interrupt.vhd」をコンパイルします。エンティティ ext_interrupt のアーキテクチャ動作は最新です。ライブラリ作業で vhdl ファイル「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/csadde2.vhd」をコンパイルします。エンティティ csadde2 のアーキテクチャ csadde2beh は最新です。ライブラリ作業で vhdl ファイル「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/csadder.vhd」をコンパイルします。エンティティ csadder のアーキテクチャ csadderbeh は最新です。ライブラリ作業で vhdl ファイル「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/sequencer2.vhd」をコンパイルします。Entity sequencer2 のアーキテクチャ seq_arch は最新です。ライブラリ作業で vhdl ファイル「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/fastalu.vhd」をコンパイルします。エンティティ fastalu のアーキテクチャ fastalu_arch は最新です。ライブラリ作業で vhdl ファイル「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/int_rom.vhd」をコンパイルします。エンティティ int_rom のアーキテクチャ動作は最新です。ライブラリ作業で vhdl ファイル「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/int_ram.vhd」をコンパイルします。エンティティ internal_ram のアーキテクチャ syn は最新です。vhdl ファイルをコンパイルしています "C:
================================================== ======================= * デザイン階層分析 * ===================== ================================================== = ライブラリ内のエンティティの階層を分析中 (アーキテクチャ)。
ライブラリ内のエンティティの階層を分析しています (アーキテクチャ)。
ライブラリ内のエンティティの階層を分析しています (アーキテクチャ)。
ライブラリ内のエンティティの階層を分析しています (アーキテクチャ)。
ライブラリ内のエンティティの階層を分析しています (アーキテクチャ)。
ジェネリックを使用してライブラリ (アーキテクチャ) 内のエンティティの階層を分析しています。幅 = 16
ライブラリ内のエンティティの階層を分析しています (アーキテクチャ)。
ライブラリ内のエンティティの階層を分析しています (アーキテクチャ)。
ライブラリ内のエンティティの階層を分析しています (アーキテクチャ)。
ライブラリ内のエンティティの階層を分析しています (アーキテクチャ)。
ライブラリ内のエンティティの階層を分析しています (アーキテクチャ)。
ライブラリ内のエンティティの階層を分析しています (アーキテクチャ)。
ライブラリ内のエンティティの階層を分析しています (アーキテクチャ)。
================================================== ======================= * HDL 分析 * ====================== ==================================================ライブラリ (アーキテクチャ) 内のエンティティを分析しています。エンティティが分析されました。ユニット生成。
ライブラリ (アーキテクチャ) 内のエンティティを分析しています。INFO:Xst:2679 - ユニット内のレジスタは、回路動作中に定数値 0 を保持しています。レジスタはロジックに置き換えられます。INFO:Xst:2679 - ユニット内のレジスタは、回路動作中に定数値 0 を保持しています。レジスタはロジックに置き換えられます。INFO:Xst:2679 - ユニット内のレジスタは、回路動作中に 0000000000000000 の定数値を持ちます。レジスタはロジックに置き換えられます。INFO:Xst:2679 - ユニット内のレジスタは、回路動作中に 0000000000000000 の定数値を持ちます。レジスタはロジックに置き換えられます。INFO:Xst:2679 - ユニット内のレジスタは、回路動作中に 0000000000000000 の定数値を持ちます。レジスタはロジックに置き換えられます。INFO:Xst:2679 - ユニットのレジスタは、回路動作中に 1111111111111111 の定数値を持ちます。レジスタはロジックに置き換えられます。INFO:Xst:2679 - ユニットのレジスタは、回路動作中に 1111111111111111 の定数値を持ちます。レジスタはロジックに置き換えられます。INFO:Xst:2679 - ユニット内のレジスタは、回路動作中に定数値 0 を保持しています。レジスタはロジックに置き換えられます。INFO:Xst:2679 - ユニット内のレジスタは、回路動作中に定数値 0 を保持しています。レジスタはロジックに置き換えられます。エンティティが分析されました。ユニット生成。レジスタはロジックに置き換えられます。エンティティが分析されました。ユニット生成。レジスタはロジックに置き換えられます。エンティティが分析されました。ユニット生成。
ライブラリ (アーキテクチャ) 内のエンティティを分析しています。INFO:Xst:1561 - "C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/fastalu.vhd" 行 261: Mux が完了しました: デフォルトのケースは破棄されます WARNING:Xst:819 - "C :/Users/Farmer/Desktop/CG3207 BACKUP/2012 年 11 月 12 日/ISA NOMX/fastalu.vhd" 行 245: プロセス感度リストに 1 つ以上のシグナルがありません。FPGA/CPLD ハードウェアの合成を有効にするために、XST では必要な信号がすべてセンシティビティ リストに存在すると想定されます。合成の結果は、当初の設計仕様とは異なる場合があることに注意してください。欠落しているシグナルは次のとおりです。 、 、 、 、エンティティが分析されました。ユニット生成。
ライブラリ (アーキテクチャ) 内のエンティティを分析しています。エンティティが分析されました。ユニット生成。
ライブラリ (アーキテクチャ) 内のエンティティを分析しています。エンティティが分析されました。ユニット生成。
ライブラリ (アーキテクチャ) 内のエンティティを分析しています。エンティティが分析されました。ユニット生成。
ライブラリ (アーキテクチャ) 内のエンティティを分析しています。WARNING:Xst:819 - "C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/regfile.vhd" 行 89: 1 つまたは複数のシグナルがプロセス感度リストにありません。FPGA/CPLD ハードウェアの合成を有効にするために、XST では必要な信号がすべてセンシティビティ リストに存在すると想定されます。合成の結果は、当初の設計仕様とは異なる場合があることに注意してください。欠落している信号は次のとおりです。
ライブラリ (アーキテクチャ) 内のエンティティを分析しています。INFO:Xst:2679 - ユニット内のレジスタ > は、回路動作中に定数値 0 を持ちます。レジスタはロジックに置き換えられます。エンティティが分析されました。ユニット生成。
ライブラリ (アーキテクチャ) 内のエンティティを分析しています。エンティティが分析されました。ユニット生成。
================================================== =======================
* HDL 合成 *
双方向ポート解決を実行しています...
合成ユニット。関連するソースファイルは「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/sequencer2.vhd」です。警告:Xst:647 - 入力は使用されません。このポートが最上位ブロックに属している場合、またはサブブロックに属しており、このサブブロックの階層が保持されている場合、このポートは保持され、未接続のままになります。警告:Xst:647 - 入力は使用されません。このポートが最上位ブロックに属している場合、またはサブブロックに属しており、このサブブロックの階層が保持されている場合、このポートは保持され、未接続のままになります。警告:Xst:647 - 入力は使用されません。このポートが最上位ブロックに属している場合、またはサブブロックに属しており、このサブブロックの階層が保持されている場合、このポートは保持され、未接続のままになります。警告:Xst:647 - 入力は使用されません。このポートが最上位ブロックに属している場合、またはサブブロックに属しており、このサブブロックの階層が保持されている場合、このポートは保持され、未接続のままになります。警告:Xst:647 - 入力は使用されません。このポートが最上位ブロックに属している場合、またはサブブロックに属しており、このサブブロックの階層が保持されている場合、このポートは保持され、未接続のままになります。WARNING:Xst:646 - 信号が割り当てられていますが、使用されていません。この接続されていない信号は、最適化プロセス中にトリミングされます。INFO:Xst:1799 - FSM で状態 e19 に達することはありません。INFO:Xst:1799 - FSM で状態 e20 に達することはありません。INFO:Xst:1799 - FSM で状態 e21 に達することはありません。INFO:Xst:1799 - FSM で状態 e22 に達することはありません。INFO:Xst:1799 - FSM で状態 e23 に達することはありません。INFO:Xst:1799 - FSM で状態 e24 に達することはありません。-------------------------------------------------- --------------------- | 州 | 14 | | | トランジション | 37 | | | 入力 | 23 | | | 出力 | 9 | | | 時計 | clk (立ち上がりエッジ) | | | リセット | 最初 (正) | | | リセットタイプ | 非同期 | | | 状態をリセット | e1 | | | パワーアップ状態 | e1 | | | エンコーディング | 自動 | | | 実装 | LUT | -------------------------------------------------- --------------------- 信号 の有限ステート マシンが見つかりました。-------------------------------------------------- --------------------- | 州 | 6 | | | トランジション | 1068 | | | 入力 | 177 | | | 出力 | 6 | | | 時計 | clk (立ち上がりエッジ) | | | リセット | 最初 (正) | | | リセットタイプ | 非同期 | | | 状態をリセット | e7 | | | パワーアップ状態 | e7 | | | エンコーディング | 自動 | | | 実装 | LUT | -------------------------------------------------- --------------------- 信号 の有限ステート マシンが見つかりました。-------------------------------------------------- --------------------- | 州 | 6 | | | トランジション | 33886 | | | 入力 | 361 | | | 出力 | 6 | | | 時計 | clk (立ち上がりエッジ) | | | リセット | 最初 (正) | | | リセットタイプ | 非同期 | | | 状態をリセット | e13 | | | パワーアップ状態 | e13 | | | エンコーディング | 自動 | | | 実装 | LUT | -------------------------------------------------- --------------------- signal の 8 ビット レジスタが見つかりました。シグナル の 1 ビット レジスタが見つかりました。シグナル の 4 ビット レジスタが見つかりました。シグナル の 1 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 1 ビット レジスタが見つかりました。シグナル の 16 ビット レジスタが見つかりました。シグナル の 1 ビット レジスタが見つかりました。シグナル の 1 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 1 ビット レジスタが見つかりました。シグナル の 1 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 1 ビット レジスタが見つかりました。シグナル の 4 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 16 ビット レジスタが見つかりました。ライン 1190 で作成された信号と等しくない 8 ビット コンパレータが見つかりました。概要: 3 つの有限ステート マシンを推測しました。184 個の D タイプ フリップフロップを推測しました。推論された 1 コンパレータ。ユニット合成。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 16 ビット レジスタが見つかりました。ライン 1190 で作成された信号と等しくない 8 ビット コンパレータが見つかりました。概要: 3 つの有限ステート マシンを推測しました。184 個の D タイプ フリップフロップを推測しました。推論された 1 コンパレータ。ユニット合成。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 16 ビット レジスタが見つかりました。ライン 1190 で作成された信号と等しくない 8 ビット コンパレータが見つかりました。概要: 3 つの有限ステート マシンを推測しました。184 個の D タイプ フリップフロップを推測しました。推論された 1 コンパレータ。ユニット合成。ライン 1190 で作成された信号と等しくない 8 ビット コンパレータが見つかりました。概要: 3 つの有限ステート マシンを推測しました。184 個の D タイプ フリップフロップを推測しました。推論された 1 コンパレータ。ユニット合成。ライン 1190 で作成された信号と等しくない 8 ビット コンパレータが見つかりました。概要: 3 つの有限ステート マシンを推測しました。184 個の D タイプ フリップフロップを推測しました。推論された 1 コンパレータ。ユニット合成。
合成ユニット。関連するソースファイルは「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/multiplier.vhd」です。シグナル の 32 ビット レジスタが見つかりました。信号 の 16x16 ビット乗数が見つかりました。要約: 32 個の D タイプ フリップフロップが推測されました。推定 1 乗数。ユニット合成。
合成ユニット。関連するソースファイルは「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/int_rom.vhd」です。警告:Xst:647 - 入力は使用されません。このポートが最上位ブロックに属している場合、またはサブブロックに属しており、このサブブロックの階層が保持されている場合、このポートは保持され、未接続のままになります。警告:Xst:647 - 入力 > は使用されません。このポートが最上位ブロックに属している場合、またはサブブロックに属しており、このサブブロックの階層が保持されている場合、このポートは保持され、未接続のままになります。ライン 175 で作成された信号の 4096x8 ビット ROM が見つかりました。概要: 1 ROM と推測されました。ユニット合成。
合成ユニット。関連するソースファイルは「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/int_ram.vhd」です。警告:Xst:736 - 行 38 で作成された信号の 1 ビット ラッチが見つかりました。ラッチは、不完全な case または if ステートメントから生成される可能性があります。タイミングの問題が発生する可能性があるため、FPGA/CPLD デザインでラッチを使用することはお勧めしません。WARNING:Xst:736 - 行 37 で作成された信号の 8 ビット ラッチが見つかりました。ラッチは、不完全な case または if ステートメントから生成される可能性があります。タイミングの問題が発生する可能性があるため、FPGA/CPLD デザインでラッチを使用することはお勧めしません。警告:Xst:736 - 行 38 で作成された信号の 1 ビット ラッチが見つかりました。ラッチは、不完全な case または if ステートメントから生成される可能性があります。タイミングの問題が発生する可能性があるため、FPGA/CPLD デザインでラッチを使用することはお勧めしません。情報:Xst: 2371 - HDL ADVISOR - このラッチのデータおよびゲート イネーブル入力をそれぞれ駆動するロジック関数は、共通の用語を共有します。この状況は、セットアップ/ホールド違反につながる可能性があり、その結果、シミュレーションの問題が発生します。この状況は、不完全な case ステートメントが原因である可能性があります (すべてのセレクター値がカバーされていません)。そのようなラッチを説明する意図があったかどうかを慎重に確認する必要があります。警告:Xst:736 - 行 37 で作成された信号の 1 ビット ラッチが見つかりました。ラッチは、不完全な case または if ステートメントから生成される可能性があります。タイミングの問題が発生する可能性があるため、FPGA/CPLD デザインでラッチを使用することはお勧めしません。INFO:Xst:2371 - HDL ADVISOR - このラッチのデータおよびゲート イネーブル入力をそれぞれ駆動するロジック関数は、共通の用語を共有します。この状況は、セットアップ/ホールド違反につながる可能性があり、その結果、シミュレーションの問題が発生します。この状況は、不完全な case ステートメントが原因である可能性があります (すべてのセレクター値がカバーされていません)。そのようなラッチを説明する意図があったかどうかを慎重に確認する必要があります。信号 の 1 ビット トライステート バッファーが見つかりました。信号 の 8 ビット トライステート バッファが見つかりました。行 42 で作成された信号の 8 ビット 128 対 1 マルチプレクサが見つかりました。行 49 で作成された信号の 8 ビット 128 対 1 マルチプレクサが見つかりました。信号 > の 640 ビット レジスタが見つかりました。シグナル > の 256 ビット レジスタが見つかりました。INFO:Xst:738 - HDL ADVISOR - 1024 個のフリップフロップが信号に対して推論されました。ザイリンクス デバイスで使用可能なブロックおよび分散 RAM リソースと互換性のない方法で RAM を記述しようとしている可能性があります。または、サポートされていない特定のテンプレートを使用します。コーディング ガイドラインについては、ザイリンクス リソース ドキュメントおよび XST ユーザー マニュアルを参照してください。RAM リソースを活用すると、デバイスの使用率が向上し、合成時間が短縮されます。
合成ユニット。関連するソースファイルは「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/csadder.vhd」です。WARNING:Xst:1780 - シグナルが使用または割り当てられていません。この接続されていない信号は、最適化プロセス中にトリミングされます。信号 > の 1 ビット xor3 が見つかりました。signal の 2 ビット xor2 が見つかりました。60 行目で作成された信号の 1 ビット xor2 が見つかりました。信号 の 3 ビット xor2 が見つかりました。82 行目で作成された signal の 1 ビット xor2 が見つかりました。 signal の 4 ビット xor2 が見つかりました。行 110 で作成された信号の 1 ビット xor2 が見つかりました。行 118 で作成された信号の 1 ビット xor2 が見つかりました。行 124 で作成された信号の 1 ビット xor2 が見つかりました。信号 の 6 ビット xor2 が見つかりました。行 144 で作成された信号の 1 ビット xor2 が見つかりました。行 150 で作成された信号の 1 ビット xor2 が見つかりました。行 156 で作成された信号の 1 ビット xor2 が見つかりました。信号 > の 1 ビット xor2 が見つかりました。信号 > の 2 ビット xor2 が見つかりました。行 89 で作成された信号の 1 ビット xor2 が見つかりました。信号 > の 3 ビット xor2 が見つかりました。信号 > の 5 ビット xor2 が見つかりました。行 163 で作成された信号の 1 ビット xor2 が見つかりました。行 170 で作成された信号の 1 ビット xor2 が見つかりました。概要: 1 つの Xor を推測しました。ユニット合成。
合成ユニット。関連するソースファイルは「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/csadde2.vhd」です。WARNING:Xst:1780 - シグナルが使用または割り当てられていません。この接続されていない信号は、最適化プロセス中にトリミングされます。信号 > の 1 ビット xor2 が見つかりました。信号 > の 1 ビット xor2 が見つかりました。信号 > の 2 ビット xor2 が見つかりました。信号 > の 3 ビット xor2 が見つかりました。信号 > の 5 ビット xor2 が見つかりました。ユニット合成。
合成ユニット。関連するソースファイルは「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/ext_interrupt.vhd」です。警告:Xst:646 - シグナル > が割り当てられていますが、使用されていません。この接続されていない信号は、最適化プロセス中にトリミングされます。警告:Xst:646 - シグナル > が割り当てられていますが、使用されていません。この接続されていない信号は、最適化プロセス中にトリミングされます。警告:Xst:646 - シグナル > が割り当てられていますが、使用されていません。この接続されていない信号は、最適化プロセス中にトリミングされます。シグナル の 8 ビット レジスタが見つかりました。信号 > の 4 ビット レジスタが見つかりました。信号 > の 2 ビット レジスタが見つかりました。信号 > の 2 ビット レジスタが見つかりました。シグナル の 1 ビット レジスタが見つかりました。シグナル の 1 ビット レジスタが見つかりました。要約: 10 個の D タイプ フリップフロップを推測しました。
合成ユニット。関連するソースファイルは「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/fastalu.vhd」です。信号 の 1 ビット 4:1 マルチプレクサが見つかりました。信号 の 1 ビット 4:1 マルチプレクサが見つかりました。信号 の 1 ビット 4:1 マルチプレクサが見つかりました。行 261 で作成された信号の 1 ビット xor2 が見つかりました。 行 258 で作成された信号の 1 ビット xor2 が見つかりました。 行 255 で作成された信号の 1 ビット xor2 が見つかりました。 -行 210 で作成された信号のビット xor2。行 207 で作成された信号の 8 ビット xor2 が見つかりました。概要: 3 つのマルチプレクサを推測しました。ユニット合成。
合成ユニット。関連するソースファイルは「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/fastal2.vhd」です。WARNING:Xst:646 - 信号が割り当てられていますが、使用されていません。この接続されていない信号は、最適化プロセス中にトリミングされます。WARNING:Xst:646 - 信号が割り当てられていますが、使用されていません。この接続されていない信号は、最適化プロセス中にトリミングされます。WARNING:Xst:646 - 信号が割り当てられていますが、使用されていません。この接続されていない信号は、最適化プロセス中にトリミングされます。WARNING:Xst:646 - 信号が割り当てられていますが、使用されていません。この接続されていない信号は、最適化プロセス中にトリミングされます。WARNING:Xst:646 - 信号が割り当てられていますが、使用されていません。この接続されていない信号は、最適化プロセス中にトリミングされます。WARNING:Xst:646 - 信号が割り当てられていますが、使用されていません。この接続されていない信号は、最適化プロセス中にトリミングされます。ユニット合成。
ADVISOR - このラッチのデータおよびゲート イネーブル入力をそれぞれ駆動するロジック関数は、共通の用語を共有します。この状況は、セットアップ/ホールド違反につながる可能性があり、その結果、シミュレーションの問題が発生します。この状況は、不完全な case ステートメントが原因である可能性があります (すべてのセレクター値がカバーされていません)。そのようなラッチを説明する意図があったかどうかを慎重に確認する必要があります。シグナル の 8 ビット レジスタが見つかりました。信号 の 1 ビット トライステート バッファーが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。信号 の 8 ビット トライステート バッファが見つかりました。信号 > の 4 ビット レジスタが見つかりました。信号 > の 2 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。信号 > の 2 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。行 169 で作成された信号の 1 ビット xor8 が見つかりました。信号 の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。要約: 168 個の D タイプ フリップフロップが推測されました。1 つの Xor を推測しました。9 つの Tristate(s) を推測しました。ユニット合成。シグナル の 8 ビット レジスタが見つかりました。信号 > の 2 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。行 169 で作成された信号の 1 ビット xor8 が見つかりました。信号 の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。要約: 168 個の D タイプ フリップフロップが推測されました。1 つの Xor を推測しました。9 つの Tristate(s) を推測しました。ユニット合成。シグナル の 8 ビット レジスタが見つかりました。信号 > の 2 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。行 169 で作成された信号の 1 ビット xor8 が見つかりました。信号 の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。要約: 168 個の D タイプ フリップフロップが推測されました。1 つの Xor を推測しました。9 つの Tristate(s) を推測しました。ユニット合成。行 169 で作成された信号の 1 ビット xor8 が見つかりました。信号 の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。要約: 168 個の D タイプ フリップフロップが推測されました。1 つの Xor を推測しました。9 つの Tristate(s) を推測しました。ユニット合成。行 169 で作成された信号の 1 ビット xor8 が見つかりました。信号 の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。要約: 168 個の D タイプ フリップフロップが推測されました。1 つの Xor を推測しました。9 つの Tristate(s) を推測しました。ユニット合成。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。要約: 168 個の D タイプ フリップフロップが推測されました。1 つの Xor を推測しました。9 つの Tristate(s) を推測しました。ユニット合成。シグナル の 8 ビット レジスタが見つかりました。シグナル の 8 ビット レジスタが見つかりました。要約: 168 個の D タイプ フリップフロップが推測されました。1 つの Xor を推測しました。9 つの Tristate(s) を推測しました。ユニット合成。
合成ユニット。関連するソースファイルは「C:/Users/Farmer/Desktop/CG3207 BACKUP/12 Nov 2012/ISA NOMX/8051_top_fpga.vhd」です。警告:Xst:647 - 入力は使用されません。このポートが最上位ブロックに属している場合、またはサブブロックに属しており、このサブブロックの階層が保持されている場合、このポートは保持され、未接続のままになります。WARNING:Xst:646 - 信号が割り当てられていますが、使用されていません。この接続されていない信号は、最適化プロセス中にトリミングされます。WARNING:Xst:1780 - シグナルが使用または割り当てられていません。この接続されていない信号は、最適化プロセス中にトリミングされます。WARNING:Xst:1780 - シグナルが使用または割り当てられていません。この接続されていない信号は、最適化プロセス中にトリミングされます。ユニット合成。
================================================== ======================= HDL合成レポート
マクロ統計
ROM: 1 4096x8 ビット ROM: 1
乗算器: 1 16x16 ビット乗算器: 1
加算器/減算器 : 1 16 ビット減算器 : 1
カウンタ：1 4ビットダウンカウンタ：1
レジスタ : 453 個の 1 ビットレジスタ : 306 個の 16 ビットレジスタ
：6 3ビットレジスタ：1 32ビットレジスタ：1 4ビットレジスタ
：2 8ビットレジスタ：137ラッチ : 8 1 ビット ラッチ : 6 8 ビット ラッチ
: 2
コンパレータ : 5 個の 16 ビット コンパレータ Greatequal : 1 個の 16 ビット コンパレータ
等しくない: 2 4 ビット比較器より大きい
: 1 8 ビット比較器が等しくない: 1マルチプレクサ: 5 1 ビット 4:1 マルチプレクサ: 3 8 ビット 128:1
マルチプレクサ: 2
トライステート : 4 1 ビット トライステート バッファ : 2 8 ビット トライステート
バッファ: 2
Xors : 57 1 ビット xor2 : 53 1 ビット xor3
: 1 1 ビット xor8 : 1 8 ビット xor2 : 2
================================================== =======================
================================================== =======================
* 高度な HDL 合成 *
最適なエンコーディングのために FSM を分析しています。