1

私はグーグルでこれを見つけることができなかったので、ここに行きます：

合成される加算器のタイプを指定するための設計コンパイラ指令について聞いたことがある人はいますか？私はこのようにいくらか機能するものを探しています：

logic [7:0] a, b, c, d, e, f;

/* ... */

// synopsys use_carry_look_ahead
assign c = a + b;

// synopsys use_carry_select
assign f = d + e;

FWIW、私はSystemVerilogで作成し、Synopsys DCコンパイラーを使用していますが、他のコンパイラーでこれを実現するためのディレクティブについて聞いたことがある人は、私はすべて耳を傾けています。

ありがとうございました！

4

2 に答える 2

3

それがまさにあなたが探しているものかどうかはわかりませんが、多くの加算オプションがありますset_dp_smartgen_options

   status set_dp_smartgen_options
          [-all_options auto | true | false | default]
          [-booth_encoding auto | true | false]
          [-booth_radix8 auto | true | false]
          [-booth_mux_based auto | true | false]
          [-booth_cell auto | true | false]
          [-mult_nand_based auto | true | false]
          [-inv_out_adder_cell auto | true | false]
          [-4to2_compressor_cell auto | true | false]
          [-adder_radix auto | 2 | 3 | 4]
          [-ling_adder auto | true | false]
          [-hybrid_adder auto | true | false]
          [-carry_select_adder_cell auto | true | false]
          [-cond_sum_adder auto | true | false]
          [-sklansky_adder auto | true | false]
          [-brent_kung_adder auto | true | false]
          [-bounded_fanout_adder auto | true | false]
          [-mux_based auto | true | false]
          [-inv_adder_cell auto | true | false]
          [-sop2pos_transformation auto | true | false]
          [-tp_opt_tree auto | true | false]
          [-tp_oper_sel auto | true | false]
          [-smart_compare auto | true | false]
          [-optimize_for default | area | speed | area,speed]
          [-power_effort off | auto | medium | high]
          [-hierarchy]
          [design or cell list]
          [-retime design_list]
          [-retime_clk_period period_value]
于 2013-03-12T23:18:11.940 に答える
1

特定の実装を選択するための Synopsys プラグマについては知りませんが、DesignWare のドキュメントでは、使用可能なアーキテクチャのいずれかを使用するように Design Compiler を強制できると主張しています。

于 2013-03-12T23:18:42.970 に答える