system-verilog - SV のモデルシムのサポート

Question

現在、modelsim SE 5.8e を使用しています。SystemVerilog はサポートしていません。プロジェクトの設計と検証に SystemVerilog を使用する必要があります。Modelsim のどのバージョンが sytemverilog の設計と検証の両方のサブセットを適切にサポートするか考えていますか? 以前は VCS を使用していましたが、シミュレーションに VCS の代わりに Modelsim を使用できるかどうかを調べようとしました。

前もって感謝します！

Answer 1

この表によると、ModelSimは SystemVerilog 設計機能をサポートしていますが、検証機能はサポートしていません。これはおそらく、SV のクラス、ランダム化、またはカバレッジ機能をサポートしていないことを意味します。

Mentor Graphics の最新のシミュレーター プラットフォームはQuestaというブランドです。これは、Modelsim の単なる拡張機能です。Questa は SystemVerilog を完全にサポートしています。これは、ライセンスを持っている (または取得できる) 場合に必要なものです。私の経験では、EDA シミュレーターは段階的にライセンスされているため、一部の機能は特定のライセンスを持っている場合にのみ使用できる場合があります。

Questa シミュレーターのマーケティング ページはhttp://www.mentor.com/products/fv/questa/にあります。

Answer 2

あなたは学生版を使用しているので、このリストのいずれかを試してください.

オープン ソースのシミュレーターはないと思います。何か見つけたらお知らせください。

myhdlのような他のものを使用できる他のオプションもこれをチェックしてください。

Answer 3

ModelSim 10.1drandomize()は、SystemVerilog カバレッジ、SystemVerilog アサーション、メソッド、およびprogramブロックを除き、SystemVerilog をサポートします。学生版と Altera-Starter 版は無料です。

ModelSim 10.1d は検証に使用できます。ほとんどの検証エンジニアは UVM ライブラリを使用しており、ModelSim は UVM を実行できます。

ModelSim 用の簡単な UVM テストベンチ