simulation - RTL シミュレーションとデルタ サイクル シミュレーション

Question

「RTLシミュレーションはデルタサイクルシミュレーションよりも高速ですが、すべての状況で使用できるわけではありません」について詳しく教えてください。何のデルタサイクルシミュレーションかわかりません

Answer 1

Verilog シミュレーションでは、デルタ サイクルはシミュレータが次の値を計算するために使用するものです。

組み合わせセクションに入ると、シミュレーターは多くのデルタ サイクルを使用して、回答に必要な依存関係を解決します。フリップフロップで分割されていない組み合わせループがある場合、シミュレーターは依存関係を解決しようとしてループを繰り返し繰り返しスタックする可能性がありますが、これはループのために不可能です。シミュレーションが停止する場合は、多くの場合、これが原因です。

ノンブロッキング割り当て ( <=) は、右側の値 (潜在的に多くのデルタ サイクル) を解決することによってデルタ サイクルを利用し、その後、デルタ サイクルがこれらを左側に割り当てます。

a<=b;
b<=a;

上記の単純なケースでは、b と a が一時的な場所にコピーされます (next_a next_b を考えてください)。次に、デルタ サイクル後の a が next_a に割り当てられ、b が next_b に割り当てられます。

モデリングのためにテストベンチでよく使用されるデルタ サイクルを使用しない、他の ZERO-Time コンストラクトがあります。私はこれらの経験がありません.別の答えがそこでの使用を説明できることを願っています.