次のようなシンタックスを持つ VHDL モジュールを合成しようとしています。
...
adc_0_ram_addr <= address_i when selector="000" else ( others => '0' );
...
ただし、ISE を使用して合成すると、次のエラーが発生しました。
ERROR:HDLCompiler:1690 This construct is only supported in VHDL 1076-2008
私のプロジェクトは '93 ではなく VHDL20XX に設定されているので、このポインティングを参照すると問題ないはずです。私はそれをグーグルで検索しましたが、何も見つかりませんでした。ISE 環境を正しく設定するにはどうすればよいですか?
前もって感謝します