0

vhdl シミュレーションに Xilinx Isim を使用しています。のような変数を初期化しました(signal q: std_logic_vector(15 downto 0):="0000000000000000";)。しかし、シミュレーションに関しては、その特定の値は初期化されていません。その表示undefined('U')。その値をフィードバックで使用する必要があります。したがって、それに依存する値もundefined('U'). もう1つ、信号を初期化すると合成されますか? FPGA にダンプするとどうなりますか? 解決策を教えてください

4

1 に答える 1

1

初期化式は、XST を使用した合成だけでなく、ISIM でも機能します。あなたが見ているのは、その信号に初期化されていないか、適切にリセットされていないドライバーがあることを示唆しています。その信号のすべてのドライバーを見つけて確認します。「ドライバー」コマンドの ISIM ドキュメントを読むと、このタスクに役立つ場合があります。

于 2013-06-03T20:49:03.293 に答える