vhdl - std_logic_vector INPUT を IEEE Float 型に変換します

Question

私のエンティティのstd_logic_vector INPUTをIEEE Float型に変換して、私のプロセスでいくつかの操作を行うにはどうすればよいですか? 私のエンティティは、A/D コンバーターの IEEE Float を受け取る必要があります。

Answer 1

VHDLにはfloatデフォルトで型がrealありません。合成できない型があります。

ただし、IEEE 標準化されたVHDL 浮動小数点型は完全に合成可能です。

最初にorベクトルstd_logic_vectorとしてキャストしてから、適切な浮動小数点型に変換する必要があります。これは、IEEE-754 で定義された型である必要はありません。unsignedsigned

Answer 2

VHDL の浮動小数点型 (実数) は合成できません (おそらくいくつかの非常に特殊なツールを除く)。そのため、IEEE float 形式の入力 std_logic_vector がある場合は、必要なデータ フィールド (符号、指数、仮数) を自分で抽出して処理する必要があります。 (または、これが大量のハードウェア リソースを消費することを知って、それを行うライブラリを使用します)。

個人的には、可能な限り浮動小数点の使用を避け、代わりに固定小数点を使用することに固執します。