scala - 制御データ フロー グラフまたは中間表現

Question

割り当て決定図と呼ばれるものに関して、コードの中間表現を考え出すプロジェクトに取り組んでいます。したがって、コードをどのようにコンパイルしているか、およびコンパイル中に生成されたグラフにアクセスする方法、つまり文法のためにコードを解析した後、誰かが教えてくれれば非常に役に立ちます。

コンパイラの解析後のコードへのアクセスに関するヘルプも問題ありません。それを行う方法に関するヘルプも大歓迎です。

Answer 1

現在、Chisel はユーザー ソース コードと指定された C++ または Verilog バックエンドの間を行き来するため、明確に定義された Chisel の中間表現はありません。

ただし、これはバックエンドを分割し、IR へのアクセスを許可する (およびユーザー定義のコンパイラ パスを許可する) ための Chisel 開発者の間での現在のプロジェクトであると思います。

それまでの間、Backend.scala (特に精巧な() メソッド) をチェックしてください。そこから多くの魔法が生まれます。エラボレーションの途中で Scala コマンド ラインにジャンプして、ハードウェア ツリー表現にアクセスできるようにすることは可能だと思いますが、それがどれだけ意味のある、または有用なのかはわかりません。