vhdl - ncvhdl で vhdl デザインの内部信号を取得します (modelsim の信号スパイの代替)

Question

ModelSim では、次のようなものを使用できます

modelsim では、init_signal_spy("../.../sig", mysignal); を使用できます。

深い階層シグナルを取得します。Cadence の NCVhdl でそのような信号を取得する方法はありますか?

これは、ツールの名前である「SimVision」にフラグを立てる必要がありますが、そのフラグは存在しないようです。

Answer 1

Cadence ツールが VHDL-2008 をサポートしている場合、外部名を介して、デザインの他のレベルにある信号、共有変数、または定数にアクセスできます。

直接の使い方は以下の通り。

A <= <<signal .tb_top.u_comp1.my_sig : std_logic_vector >>; 

オブジェクトは、参照の前に作成する必要があることに注意してください。VHDL デザインはインスタンシエーションの順序でエラボレートされるため、後のデザインが以前のデザインを参照する可能性があります。

エイリアスを使用して、ローカルの短縮名を作成します。

alias u1_my_sig is <<signal u1.my_sig : std_logic_vector >>; 

パスは次で始まります:

• 「。」= パスは最上位から始まります: 「.tb_top.my_sig」
• 「u1」 = 現在のレベルから始まるパス: 「u1.my_sig」
• “^” = パスは現在より上のレベルから始まります: “^u2.my_sig”</li>