vhdl - AXI4Lite スレーブ IP

Question

GNU GPL で利用可能な AXI4Lite スレーブ IP (Verilog、VHDL) はありますか? uP システムで仮想 AXI4 マスターをテストしたいので、この要件があります。

AXI4 スレーブまたは AXI3 スレーブだけでも十分です (信号を取り除いて AXI4Lite 互換にすることができます)。

リンク、ソースコードは役に立ちます。