verilog - vivado での階層名の合成エラー

Question

Vivado 2015.1 を使用して、階層名を使用してデザインの最上位モジュールにあるオブジェクトにアクセスしようとしています。シミュレーションは正常に実行されますが、次の合成エラーが表示されます。

[Synth 8-660] unable to resolve 'top' ["child.sv":3]

module top()
    logic foo;
endmodule

module child()
    always(bar) begin
        logic top.foo <= bar;
    end
endmodule

何か案は？

score 2 · Accepted Answer

そのため、Vivado 合成では階層名がサポートされていないことがわかりました。

2 に答える 2