verilog - シフト レジスタのチェーン

Question

Verilog でシフト レジスタのチェーンとしてこの回路を実装するにはどうすればよいですか。

ここで、a と b は定数で、A は 32 ビット レジスタです。

A = A(t-7) + A(t-16) + a.A(t-2) + b.A(t-15) for 16<= t <= 63

ありがとう

Answer 1

実装は、数式をシフト レジスタといくつかのグルー ロジックに直接マッピングするか、より正式には有限ステート マシンにマッピングすることです。あなたの式は次のとおりだと思います：

for 16<= t <= 63:
A(t)  = A(t-7) + A(t-16) + a.A(t-2) + b.A(t-15)

t-7A は出力変数 (または出力関数) で、現在の値は、t-2、およびでの値に依存しますt-15。これは、15 個の以前の値を保持する必要があることを意味します (たとえば、シフト レジスタを使用して)。これらの値を取得したら、出力の計算は非常に簡単です。

Web には、Verilog シフト レジスタの実装に関するサンプルが多数あります。最も簡単な方法は、1 つのレジスタ モジュールを記述し、それを複数回インスタンス化することです。