デュアル ポート RAM メモリの次のハードウェア記述があります。
module MemoryRAM #(parameter RAM_ADDR_BITS = 4, RAM_WIDTH = 8)
(CLK, RAMEnableLSB, RAMEnableMSB, WriteMemory,LoadData, Address, OutputRAMMEM);
input RAMEnableLSB, RAMEnableMSB ,WriteMemory;
input CLK;
reg [RAM_WIDTH-1:0] RAM1 [(2**RAM_ADDR_BITS)-1:0];
reg [RAM_WIDTH-1:0] OutputData1 = 0,OutputData0 = 0;
input [RAM_ADDR_BITS-1:0] Address;
input [2*RAM_WIDTH-1:0] LoadData;
output [2*RAM_WIDTH -1:0] OutputRAMMEM;
always @ (posedge CLK)
begin
if(RAMEnableMSB) begin
if (WriteMemory)
begin
RAM1[Address+1] <= LoadData[2*RAM_WIDTH-1:1*RAM_WIDTH]; // Bit MSB
OutputData1 <= LoadData[2*RAM_WIDTH-1:1*RAM_WIDTH];
end
else
begin
OutputData1 <= RAM1[Address+1]; // Bit MSB
end
end
else
OutputData1 <= 0;
end
always @ (posedge CLK)
begin
if(RAMEnableLSB) begin
if (WriteMemory)
begin
RAM1[Address] <= LoadData[1*RAM_WIDTH-1:0*RAM_WIDTH]; // Bit LSB
OutputData0 <= LoadData[1*RAM_WIDTH-1:0*RAM_WIDTH];
end
else
begin
OutputData0 <= RAM1[Address]; // Bit LSB
end
end else
OutputData0 <= 0;
end
assign OutputRAMMEM = {OutputData1,OutputData0};
endmodule
ザイリンクス ISE 14.7 で合成すると、合成が正しいというメッセージが表示されます。ビヘイビアー シミュレーションも実行した場合、結果は期待どおりです。
ただし、配線後のシミュレーションを実行すると、次の警告メッセージが表示されます。
WARNING:HDLCompiler:1007 - "N:/O.61xd/rtf/verilog/src/unisims/ARAMB36_INTERNAL.v" Line 1050: Element index 7 into memp is out of bounds
そして、シミュレーションは機能しません!!!. 重要な点は、ISim シミュレータを使用していることです。単一ポート RAM のハードウェアについて説明すると、同じ警告も表示されます。
この警告を解決するにはどうすればよいですか?