ここにいる多くの人がすでにザイリンクスは FPGA だと言っています。FPGA は、ASIC の開発と同様の開発プロセスを使用するという点で「ソフトロジック」ですが、製造工場を必要とせずにハードウェアで設計をテストできます。トレードオフは速度であり、従来の「nand-nand」または「nor-nor」ロジックで構成されるデザインをレイアウトする代わりに「メタロジック」を実装し、任意のロジックゲートを実装するようにプログラムできるプログラム可能なルックアップテーブルを持っています。これは、ネイティブ コードの代わりにプロセッサのインタプリタを実行するのと概念が似ています。
ASIC と同じパフォーマンスを達成することはできませんが、FAB 施設で生産を行うコストをかけずに、少量生産の製品に ASIC のほとんどの利点を持たせることができます。さらに、FPGA をソフトウェア デザインのように扱うことができ、異なる動作モードに対して異なるビットストリームをロードできます。ザイリンクスとアルテラの両方が、コンパクト フラッシュにデザインを保存し、起動時に異なるイメージを選択できる開発キットを提供しています。
組み込み設計の場合、FPGA を使用すると、市販のプロセッサからは通常得られないものを使用できます。設計には、必要な正確なハードウェアを含めることができます。「完全に一致する」を見つけるために、1000 種類の異なるマイクロを投げる必要はありません。 " その上、16 ビットまたは 32 ビットのプロセッサを使用していた古いシステムが FPGA に移行し、プロセッサ ベースの設計よりも優れたパフォーマンス、低コスト、低消費電力を達成したのを見てきました。「適切な」ハードウェアを含めることについては、言うべきことがあります。
VHDL と Verilog はどちらも高水準言語であり、C や C++ とは異なりますが、それほど難しくはなく、異なる思考プロセスが必要なだけです。すべてを実行するための多くの組み込みライブラリを取得することはできないため、「OpenCores.com」などのサイトから「コア」を取得し、それらを接続して設計を実装し、必要な追加のロジックを追加することになる場合があります。FPGA コードは一般に並列になり、シリアル動作を具体的に実装する必要があり、パイプライン ステージと遅延を考慮する必要があります。したがって、言語自体はそれほど難しくありませんが、概念の一部は難しいかもしれません。しかし、家について書くのではなく、家を建てるようなものです。