fpga - ザイリンクス Virtex6 ブロックの RAM 幅

Question

Virtex-6 BlockRAM について混乱しています。

15 ビット アドレス (32,768 ワード) と、1 ワードあたり 12 ビットの書き込みおよび読み取りデータを使用して BRAM を実装したいと考えています。インプリメントされたデザインを調べたところ、これには 12 個のブロック RAM が使用されていることがわかりました。これは、Virtex-6 の各 BRAM に 1 ビット データがあるということですか?!

Virtex-6 の各 BlockRAM のデータ幅と容量は?

Answer 1

各組み込み BlockRAM ( RAMB36E1) には 36 KiBit があります。また、2 つの 18 KiBit プリミティブに分割することもできます ( RAMB18E1)。

内部組織は 1024 × (32+4) です。4 バイト + 4 パリティ ビットの 1024 行。

BlockRAM マクロには、32.768 × 1 から 512 × 72 までの可変レイアウトがあり、これもモード (シングル ポート、シンプル デュアル ポート、または真のデュアル ポート) によって異なります。

アドレスとデータ幅の比率の完全なリストは次のとおりです。

• 64 Ki x 1 (隣接するブロック RAM をカスケード接続)
• 32気×1、
• 16気×2、
• 8気×4、
• 4気×8、
• 4気×9、
• 2気×16、
• 2気×18、
• 1気×32
• 1気×36 or
• 512 x 64 (シンプルなデュアル ポート モード) および
• 512 x 72 (シンプルなデュアル ポート モード)

見る：

• 『Virtex-6 メモリ リソース ユーザー ガイド』 [UG363]または
• Virtex-6 HDL ライブラリ ガイド [UG623 ]

詳細については。

---

インプリメントされたデザインを調べたところ、これには 12 個のブロック RAM が使用されていることがわかりました。これは、Virtex-6 の各 BRAM に 1 ビット データがあるということですか?!

使用領域 (メモリ サイズ) は他の構成と同じですが、12 × (32.768 × 1) を使用すると、12 個の BlockRAM を結合するためのマルチプレクサは必要ありません。これにより、リソースが節約され、高速になります。