input - デザインに入力信号 Din しかない場合に、テスト機器からの LVDS 信号を fpga virtex 5 に接続する方法を教えてください。

Question

PM2 モジュールのピン コネクタで A1 に din+ を、A2 に din- を提供し、FPGA に接続しますが、FPGA の AG7 ピンに接続された最上位の vhdl デザイン モジュールには入力ポート「din」が 1 つしかありません。UCF ファイルでの接続方法を教えてください。

PM2 Pin - A1, A2
FPGA pin -AG7, AG6 
FPGA bank VCCO - 2.5v, 2.5v
Pin Function - LVDS pair 100 ohm differential impedance; can also be used as single-ended

Answer 1

差動入力バッファーを手動でインスタンス化する必要があります。ザイリンクスの場合、Unisim ライブラリの IBUFDS になります。ポートを変更して 2 つのピンを持つようdinにし、既存のデザインにバッファーを追加するか、差分を変換する単純なラッパーを記述します。ペアをシングルエンドに変換し、それを現在のポートに渡します。