次のコードがラッチを推測しないのはなぜですか?
d と rst の両方が "0" の場合、ツールは "e" に何を割り当てるかをどのように認識しますか?
module tmp(input d,
input clk,
input rst,
output reg o,
output reg e);
always@(posedge clk)
if(rst) begin
o <=0;
e <= 1;
end
else if(d) begin
o<=1;
e<=0;
end
else
o <=1;
endmodule