実行する必要のある非常に単純なvhdlテストベンチがあります。私のコンポーネントはすべてリセット信号を持っているので、レジスタは0に設定され、他のコンポーネントは正しく初期化されます...しかし...最初のクロックサイクル中にのみすべてのコンポーネントをリセットするための共通信号を作成する場合、どうすればそれを知ることができますか最初のクロックサイクルの後にダウンし、二度と起きないように信号を送りますか????
私はそれが愚かな問題であることを知っています、しかし、あなたはどうしますか???????? ありがとうございました。