問題タブ [object-test-bench]

VS2008 でオブジェクト テスト ベンチを使用したいと考えています。ドキュメント、およびテスト ベンチ ウィンドウの役立つテキストでさえ、クラス ビューでクラスを右クリックするように指示されています。さらに読むと、このクラスはスタートアップ プロジェクトまたは参照アセンブリにある必要があることがわかります。パブリック、プライベート、静的など、いくつかのアセンブリ (スタートアップ プロジェクトまたは参照プロジェクト) の多数のクラスでこれを試しましたが、コンテキスト メニュー項目 [インスタンスの作成] は表示されません。

これで運が良かった人はいますか？これはバグですか、それとも何か間違っていますか?

Visual Studio 2008 オブジェクト テスト ベンチは何かに役立ちますか? 何かが足りないのかもしれませんが、イミディエイト ウィンドウの派手なバージョンを除けば、開発者が実際にそれを何かに使用するようには見えません。

（そして、そもそもその存在を知っていた人はどれくらいいるでしょうか?!)

ご参考までに、'Object Test Bench' は Visual Studio 2008 の 'View / Other Windows' の下にあります。

実行する必要のある非常に単純なvhdlテストベンチがあります。私のコンポーネントはすべてリセット信号を持っているので、レジスタは0に設定され、他のコンポーネントは正しく初期化されます...しかし...最初のクロックサイクル中にのみすべてのコンポーネントをリセットするための共通信号を作成する場合、どうすればそれを知ることができますか最初のクロックサイクルの後にダウンし、二度と起きないように信号を送りますか????

私はそれが愚かな問題であることを知っています、しかし、あなたはどうしますか???????? ありがとうございました。

C 関数を System verilog テスト ベンチにインポートしようとしています。C 関数のコードは次のとおりです。ファイルを引数として渡したい。この関数は基本的に、あるファイルから読み取り、別のファイルに書き込みます。

System verilog テスト ベンチでこの関数を呼び出す方法を教えてください。

これはわかりません。「taster」信号が「1」になった後、シミュレーションが停止します。理由はわかりません。ザイリンクス IDE パッケージのテストベンチ。

これが私の簡単なテストベンチプログラムです：

助けてください ：）

説明：

110 または (2) 1 と (1) 0 の任意の組み合わせを検出する 5 ステート シーケンシャル ステート マシンのテスト ベンチを生成しようとしています。既にコードを記述しています。下記参照。間違っているテスト ベンチに問題があります。考えられるすべてのシーケンスと、シーケンスから外れた入力の組み合わせをテストしたいと考えています。

ミーリー マシンに必要なものを実現するための優れたテスト ベンチの例を教えてください。

vhdl コード:

テスト ベンチ コード:

こんにちは、刺激を提示するときに英数字マーカーを送信するのに助けが必要です. 通信用のポートを設定し、別のプログラムにマーカーを送信しました。

私の願いは、刺激が正しいか間違っているかを示すマーカーを送ることです。たとえば、刺激が正しい場合はマーカー「1」を送信し、刺激が正しくない場合はマーカー「0」を送信します。インライン スクリプトがこれを行う方法と、指定された機能を実行するためにインライン スクリプトに何を記述するかを理解する必要があります。

前もって感謝します！！！

ファン

メジャーアップデート。気にしない。旧バージョンのザイリンクス ISE スイートがトレント形式で見つかりました。古いバージョンにはテストベンチ波形があります。私は、プロセスをより簡単にする特定のアプリケーションを廃止する彼らのビジネスモデルが本当に嫌いです.

私の問題は、特定の条件下で波形を表示しようとしている単純な機械回路図回路を使用していることです。ただし、テストベンチ波形を持たない最新のザイリンクス ISE を使用しています (Windows 8.1 で古いバージョンをダウンロードできないようです)。

私は正しい VHDL を学ぶのに苦労しています。これは私が持っている生成された VHDL です。

これらは、私がテストベンチを使用する予定だった条件でした...しかし、同等の VHDL が必要です。

HDL Bencher ウィンドウを開きます。[Initialize Timing] ウィンドウで、[Single Clock] オプションを選択します。[Clock High Time] と [Clock Low Time] を 50 ns に、[Input Setup Time] と [Output Valid Delay] を 10 ns に、[Initial Length of the Test Bench] を 2500 ns に設定します。値を確認したら、[完了] をクリックします。

さまざまな VHDL 言語のサイトを見つけましたが、はっきりとはわかりません。詳細が必要な場合は、それを提供しようとします。

コードはコンパイルされますが、gtkwave の dat ファイルがダンプされません。組み合わせシフト乗数オブジェクトを実装しようとしています。私のテスターが正しいとは思わない。