yosys - Yosys を使用して Verilog バスを個々のワイヤにフラット化する方法

Question

ここで素朴な疑問。Yosysに配列を平坦化する方法はありますか? すなわち:

wire [1:0] rdata;になるwire rdata_1; wire rdata_0;

Answer 1

これが私の答えです。いつ呼び出されるべきかわからない。後procはうまくいくようです。

proc
opt
splicenets -format __ # <---
[..]