1

数行のコードで構成される非常に単純な VHDL モジュールがあります。問題は、ビットストリームを生成すると、巨大なビットストリームになってしまうことです。その理由は、ビットストリームが FPGA 上でスタンドアロンで実行できるように、XST が多くの追加情報を追加するためだと思います。

ただし、私の目的のためには、モジュールのビットストリームのサイズだけを余分なビットやピースなしで、vaniall モジュールだけで見ることは興味深いでしょう。ザイリンクス ISE 12.1 にそれを可能にするオプションはありますか。

どうもありがとう、リッチ

4

3 に答える 3

4

ビットストリームには、実際のデザイン使用率に関係なく、ターゲット デバイスのコンフィギュレーション可能なすべてのリソースに関する情報が含まれています。FPGA をプログラムすると、ビットファイルがデバイスにクロックインされ、使用していないパーツと使用しているパーツが構成されます。したがって、ビットファイルのサイズはターゲット デバイスによって完全に決定されます。

モジュールが使用しているリソースの内訳を確認したい場合は、マップによって生成された .mrp ファイルのセクション「セクション 14 - 階層別の使用」を参照してください。

于 2011-02-28T15:24:04.857 に答える
1

Chiggs が言ったように、ビットストリームは、ターゲットとする各デバイスで常に同じサイズです。(これは、fpga_editor を開いて、空の NCD ファイルを保存し、ビットストリームに変換することで確認できます...それでも同じサイズです!) つまり、すべてのコンフィギュレーション メモリ セルをコンフィギュレーションで (0 または 1 で) 設定する必要があります。

しかし、実際には、あなたが求めていることを行うことができます。これは動的再構成と呼ばれ、このためにツールはビットストリーム全体を構成するビットストリームの断片を生成します。最初に通常のビットストリームでデバイスを構成すると、FPGA の残りの部分が正常に動作している間に、その上にビットストリーム部分を動的に再構成できます。(きちんとした、いいえ?)

とにかく、それはあなたが求めたものですが、それがあなたが望んでいたものかどうかはわかりません... 何を達成しようとしていたのですか?

于 2011-03-01T09:53:03.577 に答える
0

議論に飛び込んで申し訳ありませんが、250KB が巨大なビットストリームであるとは決して思いません! 3500 ロジック スライスの非常に小さな FPGA を使用すると、3MB のビットストリームが得られます。ここで考慮すべき重要なことが 1 つあります。RAM のいずれかを初期化しようとしている場合、ビットストリームは、FPGA の BRAM ブロックの初期化ビットである余分なビットを運びます。ビットストリームにメモリを追加するだけです。しかし、平均すると、ビットファイルが格納されているオフチップ/オンチップ フラッシュに格納されているビットで書き込まれるのは FPGA マトリックス全体なので、実行ごとに変化することはありません。

于 2011-03-17T07:13:53.880 に答える