1

ザイリンクス Zed ボードに Zynq と Microblaze を使用したブロック デザインがあります。

PS のアーム コアと共有されている DDR メモリに microblaze がアクセスできるようにしたいと考えています。私の microblaze はキャッシュを使用しています。microblaze M_AXI_DC、M_AXI_IC には 2 つの AXI ポートがあり、PS DDR メモリにアクセスできるように接続する必要があります。

  1. Microblaze ポートは AXI4 で、Zynq は AXI3 を使用します。M_AXI_DC、M_AXI_IC の接続方法は?

2.1. I2C ポートと DC ポートの両方にスマート インターコネクトを共有しますか?

     mb M_AXI_DC, M_AXI_IC <-smart interconnect-> S_AXI_HP0

また

2.2. ポート用の 2 つの個別のスマート インターコネクト?

     mb M_AXI_DC <-smart interconnect 1-> S_AXI_HP0 zynq 

     mb M_AXI_IC <-smart interconnect 2-> S_AXI_HP1 zynq

または多分

2.3. HP0 と HP1 に接続された 1 つのスマート インターコネクト:

     mb M_AXI_DC                         S_AXI_HP0 zynq
              <-smart interconnect 1->            
     mb M_AXI_IC                         S_AXI_HP1 zynq

2.3. アプローチ 2.1、2.2、または 2.3 のパフォーマンスは異なりますか?

4

1 に答える 1