fpga - Simulink での CORDIC ATAN ブロックの構成

Question

Simulink で CORDIC ATAN ブロックを使用しています。このブロックを使用して位相差を計算しています。

ここに私が使用しているモデルの一部があります:

入力 a と b を 0 として指定していますが、 の値Phase_Signalもゼロになると予想していました。

しかし、明らかにそうではありません。私はPhase_Signal1.7277として取得しています。

CORDIC ブロックを正しく構成していない場合はお知らせください。

ATAN ブロック パラメーター:

ありがとう

キラン

Answer 1

あなたの期待は間違っています。ポイント (0,0) には固有の位相がありません。すべての値は正しいです。理解を助けるために、ユークリッド表現 (a,b) から極座標 (r, phi) に変換する座標を持つ点を視覚化します。(0,0) を除くすべてのポイントについて、a と b の一意の r と phi を取得します。ただし、(0,0) の場合、r のみが r = 0 で一意に識別されます。ただし、角度はあらゆる可能な値である可能性があります。

したがって、入力 (0,0) に対して任意の位相を取得できます。常に同じであるとは限りませんが、1 回 0、1 回 1.7、1 回 0.5 などです (ただし、ザイリンクスの coregen コーディック コアは決定論的でステートレスであるため、結果は次のようになります。それらを使用するときは、常に同じである必要があります)。