fpga - SimulinkのParallel-to-Serialブロックの問題

Question

DQPSK Demodulator（タイプ：UFix2_0）から出力される入力ワードをシリアルストリームに変換しようとしています。

そのため、SimulinkでザイリンクスライブラリのParallel-to-Serialブロックを使用しています。

しかし、ブロックを使用できません。次のエラーが発生します。

このSystemGeneratorトークンの「Simulinkシステム期間」設定は、設計で使用されるレートには適切ではありません。

現在の設定は次のとおりです。1適切な設定は次のとおりです。1/2"

System Generatorの設定も変更しようとしましたが、うまく機能していないようです。

私がどこで間違っているのか考えてみてください。他のアプローチも同様に役立ちます。

ありがとう

Answer 1

ザイリンクスSysgenのドキュメントで「simulinksystemperiod」を検索してください

1. http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_1/sysgen_gs.pdf
2. http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_1/sysgen_user.pdf
3. http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_1/sysgen_ref.pdf

スタートガイド（1）は、複数のレート（パラレルからシリアルブロックを使用して取得）のシステムでSimulinkシステムの期間を計算する方法を示しています。基本的に、Simulinkシステムの期間は、モデルに表示されるサンプル期間の最大公約数です。システム期間の設定方法と、レート変更ブロックの前後の期間（シリアルと並列）の間に競合があるようです。