vhdl - ModelSim でコアのパイプライン ステージを確認する方法はありますか?

Question

5 ステージのパイプラインを持つコア (VHDL で記述) があり、シミュレーションに ModelSim を使用しています。clk にいくつかの障害を適用して、コアへの影響を確認しました。

パイプライン ステージが正しく実行されているかどうかを確認する必要がありますか? ModelSim でパイプライン ステージを表示することはできますか?

アドバイスをいただければ幸いです。