抽象的な方法でデジタルロジックチップを設計することをどのように考えますか?
私は現在、「コンピューティング システムの要素」の最初の章に取り組んでおり、Nand から始まる次のゲートを実装しました。
いいえ
と
または
ソー
マックス
DMux
16ビット
16ビットと
16ビットまたは
16ビットマルチプレクサ
8ウェイまたは
私は今、16 ビットの 4 ウェイ Mux を実装しようとして立ち往生しています。
真理値表を正規表記に変換しようとしましたが、巨大な混乱に終わります。正規表現の使用は「小さな」チップではうまく機能しましたが、現在では非常に複雑になっています。ランダムなチップを単にマッシュアップするだけでなく、「複雑な」チップを組み立てるにはどうすればよいでしょうか?
編集：
4 ウェイ Mux の 16 ビット部分については、あまり混乱していません。私は、アレイ内の 4 通りの Mux の束を使用するだけで計画しました。4ウェイマルチプレクサは、私がこだわっている部分です。
私はあなたの「底辺から始めて解決する」というアプローチを称賛します。それは、時間が経つにつれてますます複雑な回路に何が関係しているかを理解するのに役立ちます.
designing digital logic chipsまた、大規模になると、最近では通常、はるかに高いレベルで行われていることも指摘しておく価値があります. 多くの場合、ハードウェア記述言語 (通常は Verilog または VHDL) を使用するか、ドメインによってはチップの一部に C を使用することさえあります。
そのレベルで作業すると、MUX のコードを作成することはほとんどありませんが、テキスト記述を作成する際に、合成ツールに作成を依頼していること、およびある程度理解していることを知っておくと非常に役立ちます。それが（ゲートで）どのくらい「大きい」か。
もう 1 つの注意点は、FPGA を使用した設計に移行する場合、基本的なビルディング ブロックは NAND ゲートではなく、4 つまたは 6 つの入力ルックアップ テーブル (さまざまな補助ブロックを含む) であるということです。4 (または 6) 入力の関数はどれも同じコストがかかるため、視点が変わります...