問題タブ [bus]

単純なプロセッサがあり、1 つのシステム バス (32 ビット バス) を備えた組み込みシステムである可能性があるとします。

ここで、たとえば PER0 という名前のペリフェラルがバスに接続されている場合、次の 2 つのことができます。

1. メイン バスへの固定幅アクセス (たとえば 8 ビット) を許可すると、PER0 は常に 8 ビット パッケージのバスと通信します。これを静的幅アクセスと呼ぶことができます。

2. 使用したいアクセスのモードをプロセッサに伝える信号を使用して、データのサイズに関してバスと通信する方法を選択するオプションを持たせることができます。たとえば、プロセッサと PER0 の間に 2 つの信号 A1 と A0 を作成すると、その値は次のようになります。

   00 - 待機
   01 - 8 ビット
   10 - 16 ビット
   11 - 32 ビット

   したがって、プロセッサは、A1、A0 の値に基づいて、バスに 8 ビット データを送信するか、32 ビット データを送信するかを判断します。これをバスへのダイナミック幅アクセスと呼ぶことができます 。

質問: あなたの経験では、これら 2 つの方法のどちらが好まれますか? また、その理由は何ですか? また、どのような場合にこれを実装する必要がありますか? そして最後に、組み込みシステムについて考えると、どの方法がより広く普及していますか?

編集: このトピックを詳しく説明したいので、個人的な好みを求めているのではなく、これら 2 つの方法とコンピューター システムでのそれらのアプリケーションに関する詳細情報を求めています。したがって、これは正当なスタックオーバーフローの質問として適格であると私は信じています。

ありがとう！

複数のデバイスがシリアル インターフェイス (共有シリアル バス) を介して TCP/IP と通信できるようにする、Linux で使用できるシリアル プロトコルはありますか。

私の理解では、PPP はシリアル (クライアント/サーバー) 経由で通信する 2 つのデバイスのみを対象としています。マルチドロップシリアルバスでTCP / IPを運ぶのに適した低レベルのプロトコルを探しているところです（使用を想像できるのはRS485だけです）。

私は、私を夢中にさせている建築上の問題を抱えています。

要件は、要件プロセスのために順次実行する必要があるバス上のメッセージのリストを処理することです。したがって、メッセージ 2 よりも常にメッセージ番号 1 を実行する必要があります。同じ顧客のすべてのメッセージは、一意の顧客コードによって論理的にグループ化されます。メッセージがクラッシュした場合、その顧客に属するメッセージ リスト全体をブロックする必要があり、後で再度実行する必要があります (それらを失うことなく、さもなければ呼び出しシステムとの不一致があります)。説明させてください:メッセージを順次処理する必要がある場合、いつの日か「スケールアップ」できるソリューションはどれですか? バス上のメッセージを処理する Worker の数を増やすことはできません。メッセージ 2 が最初に処理される可能性があります (メッセージ n. 1 がまだ終了していないため、エラーが送信されます)。バスで使用できるソリューション / パターン / ベスト プラクティスを提案してもらえますか? このような状況で、BitzTalk などのツールが役立つと思いますか?

前もって感謝します

バスの入力と出力を最上位ポートとして使用する SIMULINK モデルがあります。それをテストしているとき、テスト信号をバスとして作成し、それをモデルに供給する方法がわかりません。これを行う簡単な方法は、多数の個々の信号を作成し、bus creatorブロックを使用してそれらをモデルに供給するバスとしてグループ化することです。ただし、これは非常に効率的な方法ではない場合があります。誰かが代替案を知っていますか？

Mathworks の Web サイトを調べてみましたが、実際には何も見つかりませんでした。どんな助けでも大歓迎です。

これをMacで実行するたびにBus error: 10が表示されますが、Linuxで実行してもエラーは発生しません。誰かが解決策を教えてくれます。

PS: エラーはget_pixel関数にありますが、まだわかりません。

Parallel ATA (PATA) は Serial Bus とも呼ばれますか? はいの場合、シリアル ATA (SATA) はシリアル バスとも呼ばれますか?

サイズ 16 ビットの共通の「バス」を共有する verilog で複数のモジュールを接続しようとしています。複数の入力 (ドライバー) を BUS に接続するのに問題があります。複数のドライバーを接続すると、ザイリンクスでエラーが発生します。

ユニット {Top_Module_Name} のシグナル BUS は、次の複数のドライバーに接続されています:

モジュール用に私が持っているコードは

一番上のモジュールには、次のようなものがあります

1 つのホット エンコーディングでイネーブルを制御するコントローラーがあります。

かなりの数のフラッシュ チップを搭載したボードを使用していますが、そのうちのいくつかで断続的な障害が発生しています。標準的なメモリ テストでは、機械的および熱的ストレスによって特定のチップが断続的に故障することを除けば、具体的な問題の解決策は示されていません。

フラッシュセル自体ではなく、実際の接続を疑って、パラレルバスのアドレスまたはデータピンエラーをテストする方法を探しています。

いくつかのメモリ テストがありますが、フラッシュ メモリよりも RAM に適しています ( http://www.ganssle.com/testingram.htm )。具体的には、パラレル フラッシュには、各値に書き込む一連のバス書き込みがあります。書き込み/検証の失敗は、バス上の任意のピンである可能性がある書き込み操作である可能性があります。

アイデア歓迎...