問題タブ [circuit-diagram]

私は現在、競合状態に関連する 2 つのことを理解しようとして立ち往生しています。

問題 1:

私は次の質問を提示されました。

そして、与えられた答えは次のとおりです。

これはどのように正確に達成されますか？これは私がこれまでに考えたことです：

• aが0から始まるので、cは1から始まります
• bは 1から始まるため、 dは 0 から始まります。
• 時間が 2 に等しい場合、aは 1 になります... cが 0 に切り替わるまでに 1 の伝搬遅延があるため、3 時間単位で 0 になります
• 同じロジックがdに適用されます
• eとfは定数 1 または 0 を意味しますが、何かの影響を受けているようです。

ここで実際に何が起こっているのですか？ブール関数または何かに関連していますか。もしそうなら何？

問題 2:

単純な回路を生成するための単純な方法または論理的アプローチを誰かが持っていますか (XOR、AND、OR、NOT、NAND ブール関数を使用して:

• 静的な競合状態 - 値が一定であることを意図している場合
• 動的競合状態 - 値の変更が予想される場合

よろしくお願いします！

私は純粋に水からコンピューターを作っています。順調に進んでいますが、一つ問題があります。合計が出る加算器では、そこに水を集めただけです。基数 2 の合計値を基数 10 に変換して表示する方法がわかりません...どんな助けも素晴らしいでしょう。

DeMorgans を使用すると、次のようになります。

私の問題は、回路を構築しようとすると、NAND ゲートが 2 つの入力しか使用しないことです。では、どうやって 3 分割するのでしょうか。それが AND ゲートの場合、2 つだけを使用し、方程式は次のようになります。

ただし、これは私の NAND では機能しません。

加算命令がレジスタに書き込むだけでなく、指定されたメモリ アドレスにも書き込むように、シングル サイクル データパスを変更することは可能ですか? これを行うと考えることができる唯一の方法は、以下に示すように値を分割することです。私はこれが可能だとは思わない。

既知のブール式をAND、OR、NOTゲートに最適に（またはほぼ最適に：D）マッピングする必要があります。つまり、式のセルライブラリバインディング（別名テクノロジーマッピング）を行います。

この式には 4 つの入力変数 (A、B、C、D) があり、4 つの出力関数 F1、F2、F3、F4 が生成されます。

タスクを実行できる簡単なツールはありますか?

ブール式:

F1 = A' BC D' + A' B' C' D' + A' B C' D' + A B' C + A' BCD + A B' C' D + A' B' CD

F2 = A' B' C' D' + A' B' C' D + AB C' + A' BCD + B' C D' + A B' C' D

F3 = A' BC D' + ABD + B' C D' + A B' C' D + A' B' CD + A B' D'

F4 = AB C' D + A' B C' D' + A' B' C' D + AC D' + A' BCD + A' B' CD + A B' D'

タイトルのように、4ビットの奇数偶数を調べる回路図の描き方わかる人いますか??

最近、論理回路の試験を受けました。その試験で、私は今まで遭遇したことのない何かに遭遇しました。与えられた正確な問題を覚えていないことを許してください。ただし、問題について説明します。

問題には 3 つまたは 4 つの入力がありました。単純化して、その単純化のための論理回路設計を描くように言われました。ただし、単純化すると、他の入力を削除することになり、文字通りただ

このような別の問題もありました.4つの入力があり、単純化すると3つになりました。私の質問は：

削除された入力をどうするか? サーキットに持っていないだけですか？どうやって描くの？