問題タブ [computer-architecture]

確かに、ちょっとばかげた質問があります。基本的に、一連のダミー、つまり NOP 命令を効率的に実行するために Intel プロセッサによって提供される特別なメカニズムがあるかどうか疑問に思っています。たとえば、NOPS を識別して破棄し、代わりに有用な命令をフェッチしようとする、ある種のプリフェッチ メカニズムがあると想像できます。または、これらの NOPS は通常の命令として実行ユニットにディスパッチされます。つまり、各サイクルで大まかに 5 つの nop を処理できます (5 つの実行ユニットがあると仮定して)

ありがとう、ラインハルト

NXフラグとは何か、どのように機能するかを説明してください（技術的にしてください）。

CPUがユーザー モードからカーネル モードに切り替わります: 正確には何をしますか? この移行はどのように行われますか?

編集：

アーキテクチャに依存する場合でも、答えを教えてください。アーキテクチャはあなた次第です。あなたが知っている建築を教えてください。

私は、すべてのものがそれに関与することについて考えたいと思っています。

私はアセンブリ言語プログラミングを始めたばかりで、最初の講義で先生が Intel 8080 と Intel 8085 について教えてくれました。彼はこれらのプロセッサには 64k のメモリがあると言いました。

ここで、特定のプロセッサでこのメモリ量を見つける方法を知りたいです。たとえば、プロセッサ 1.8 Ghz を使用している場合、このプロセッサで使用できるメモリ量を見つける方法を知りたいです。

私が尋ねようとしているのは、このメモリ量を見つける方法を教えてください。

プロセッサのアキュムレータレジスタが16ビットであるとすると、このプロセッサを16ビットプロセッサと呼ぶことができます。つまり、このプロセッサは16ビットアドレス指定をサポートします。

今私の質問は、16ビットアドレス指定でアドレス指定できるメモリセルの数をどのように計算できるかということです。私の計算によると、16の2の累乗は65055になります。これは、メモリに65055セルがあることを意味します。1KB= 1000バイトを取ると、これは65055/1000 = 65.055になります。これは、16のプロセッサで65キロバイトのメモリを使用できることを意味します。ビットアドレス指定。1KB = 1024バイトを取ると、これは65055/1024 = 63.5になります。これは、このプロセッサで63キロバイトのメモリを使用できることを意味しますが、64キロバイトのメモリを使用できると言われています。
さて、私が正しいか間違っているか、そしてなぜ私が間違っているかを教えてください。なぜ人々は64kbのメモリが16ビットのアドレス指定を持つプロセッサで使用できると言うのですか？

32 ビット プロセッサと 64 ビット プロセッサの違いがよくわかりません。32 ビット プロセッサは一度に 32 ビットにアクセスでき、64 ビット プロセッサは一度に 64 ビットにアクセスできることを知っています。しかし、一度に特定の数のビットにアクセスするとは、正確には何を意味するのでしょうか?

次の文章で、私は 2 つの質問をしました。また、私の考えを理解していただけるように、これらの質問について私が知っていることも説明しました。以下のテキストに関する貴重なコメントが必要です。

以下は第1問の詳細です

1メガバイトのメモリがある場合、このメモリをアドレス指定するには20ビットが必要です。もう1つのことは、各メモリセルには1Mbメモリで20ビットの物理アドレスがあることです。IAPX88 の IP レジスタは 16 ビットです。私の見解では、アドレス指定には 20 ビットのアドレスが必要ですが、IP レジスタは 16 ビットであるため、IP レジスタによってメモリにアクセスすることはまったくできません。64k のメモリがある場合、IP レジスタはこのメモリにアクセスできます。これは、このメモリのアドレス指定には 16 ビットが必要だからです。しかし、1MB のメモリ IP の場合、私が正しいかどうか教えてくれません。メモリの物理アドレスが 11000000000000000101 だとすると、このメモリ位置に 16 ビットでアクセスするにはどうすればよいでしょうか。

以下は、次の質問の詳細です。

私の次の質問は、IP レジスタがメモリ位置を指していて、セグメント レジスタもメモリ位置 (セグメントの開始) を指していると仮定します。メモリは 1MB で、これら 2 つの 16 ビットによってメモリ位置にアクセスする方法レジスタは、20 ビットのアドレス指定可能なメモリ位置がどのようにアクセスされるかの一連の手順を教えてくれます。あなたの答えが、セグメント値を取得し、それを 4 ビット左にシフトしてから、それに IP 値を追加して 20 ビット アドレスを取得すると、アドレス バスという別の問題が発生します (アドレス バスは 20 である必要があります)。ビット幅)、セグメント レジスタと IP レジスタの両方のレジスタはそれぞれ 16 ビットです。アドレス バスが 20 ビット幅の場合、これはアドレス バスがこれらの両方のレジスタに接続されていることを意味します。

このredditスレッドは言う6 trits ~ 9.5 bits.

6トリット～9.5ビットってどう？

私はしばらくの間、この質問について考えています: ARM7 (3 つのパイプラインを備えた) プロセッサはいつ PC レジスタを増やしますか?

私はもともと、命令が実行された後、プロセッサは最後の実行で例外があるかどうかを最初にチェックし、現在の状態に応じて PC を 2 または 4 増やすと考えていました。例外が発生した場合、ARM7 はその実行モードを変更し、PC を現在のモードの LR に格納し、PC レジスタを変更せずに現在の例外の処理を開始します。

しかし、戻り命令を分析するときには意味がありません。undefined-instruction-exception から戻るときに PC に LR が割り当てられ、prefetch-abort-exception から LR-4 が割り当てられる理由がわかりません。これらの例外の両方がデコード状態で発生していませんか? さらに、私の教科書によると、例外が発生する前のプロセッサの状態 (ARM または Thumb) に関係なく、PC には prefetch-abort-exception から戻るときに常に LR-4 が割り当てられます。ただし、元の状態が Thumb の場合、PC には LR-2 を割り当てる必要があると思います。Thumb 命令は、ARM 命令が保持する 4 バイトではなく 2 バイトの長さであり、現在の状態で命令をロールバックしたいだけだからです。 . 私の推論に欠陥があるか、教科書に何か問題がありますか?

長い質問のようです。誰かが正しい答えを得るのを手伝ってくれることを本当に願っています。

前もって感謝します。

私は、すべての大学のすべての CS 部門で教えられるべき、プロセッサに関するこの基本的なことを学ぼうとしています。それでも、ネット上で見つけることができず (Google は役に立ちません)、クラスの資料でも見つけることができません。

アドレッシングモードが物理レベルでどのように機能するかについての良いリソースを知っていますか? 特にインテルのプロセッサーに興味があります。