問題タブ [micro-architecture]

David Patterson と John Hennessy のコンピューター アーキテクチャの本を読んでいます。第 2 章では、タグを DRAM に保存する場合、タグとデータを 2 サイクルで読み取るために 2 つの別々の要求を行う必要があるかもしれないと述べています。私の質問は、なぜタグをリクエストする必要があるのですか? タグはアドレスの上位ビットだけじゃないの？

Intel Vol.2 に、複数の命令エントリからの投機的データ キャッシュ手順の記述を見つけました。

たとえば、lfence次のようになります。

プロセッサは、WB、WC、および WT メモリ タイプを使用するシステム メモリの領域から投機的にデータを自由にフェッチおよびキャッシュできます。この投機的フェッチはいつでも発生する可能性があり、命令の実行とは関係ありません。したがって、LFENCE 命令の実行に関して順序付けされていません。データは、LFENCE 命令の実行前、実行中、または実行後に投機的にキャッシュに取り込むことができます。

また、オンライン リソースから、投機的キャッシュがデータを遠くのキャッシュから近くのキャッシュに移動することもわかりました。

CPUID最強のシリアル化命令がバリアを越えた投機的キャッシュを防止するかどうかを知りたいです。

CPUIDIntel Vol.2 のエントリと、Intel Vol.3 の「シリアル化命令」のセクションを既に検索しました。しかし、投機的なデータ キャッシングについては何も示していません。