問題タブ [microprocessors]

ARM マイクロプロセッサでは、利用可能なメモリ空間は 37 程度の汎用およびステータス レジスタだけですか、それともマイクロプロセッサ チップ内に別のアクセス可能なメモリ空間がありますか?

たとえば、Atmel AVR マイクロコントローラーでは、私の理解では、メモリはデータ メモリ、プログラム メモリ (プログラム メモリを含む)、および EEPROM メモリと同じチップ内で内部的にマップされます。同じことが ARM マイクロプロセッサにも当てはまりますか、それとも ARM マイクロプロセッサを搭載したマイクロコントローラには別の外部メモリが必要ですか?

マイクロプログラミングとオペコードについて頭を悩ませようとしています。DJNZ または Decrement Jump Not Zero を見ています。私はこれをうまく機能させようとしてきました。無関係な部分を削除した私のコードは次のとおりです。

OPCodes の私のリストはこれです

DESP: sp:=sp-y

JNZE: もし ac /= なら pc:=x

これまでのところ、0 から 79 にジャンプするのではなく、デクリメントして書き戻す必要があると思います。よくわかりません。

これを使ってテストしています

この出力で

誰かが私が正しい行にいるかどうかを言うことができて、ゼロではないジャンプを実装するのを手伝ってくれて、デクリメントして書き戻す正しい方法を教えてくれたら、それは素晴らしいことです。

これが正しいサイトかどうかわからないし、タグもわからなかったので、誰かが私を正しい方向に修正したり指摘したりできれば素晴らしいだろう.

各モジュールには次のような能力があると考えられます。 [1] データを保存できます。[2] データの演算ができる(算術演算)

モジュールのいくつかのプロパティ（それをリストするだけで、私は今心配しています。）[1]モジュール内のすべてのレジスタ/メモリ要素は、RAISINGエッジでトリガーされます。

これで、このアーキテクチャを使用してコンピューター プロセッサのモデルを作成できます。

Real Deal: FALLING egde がトリガーされるように「コントロール ユニットの次の状態レジスタ」が必要ですか? （なぜそう思うかは後述）

この制御信号は、入力と CURRENT STATE の組み合わせの結果です。SO は、現在の状態が変化すると制御信号が変化することを意味します。これは、立ち下がりエッジで状態が変化することを意味します [1]。したがって、状態の変化は、単にクロックの立ち下がりエッジで発生する「制御ユニット状態レジスタ」の変化です。そのため、「「コントロールユニットの次の状態レジスタ」をFALLINGエッジでトリガーする必要があるか」と考えています....私は正しいことを考えていますか？

はいの場合、同じ（コントロールユニット状態レジスタの立ち下がりエッジトリガー）が実際のプロセッサでも発生しているはずです。

私は何かを学んでいるので、許してください+私の間違いを修正してください

以下のコードでは、

「arr」が一部のCPUレジスタに割り当てられている可能性はありますか? （CPUに4つ以上のレジスタがあると考えてください）。

または、コンパイラは配列のレジスタストレージ クラスを無視します。

最近、18 個の PIC 4500 を使い始めました。アセンブリでプログラムする最初の試みは、ループで 1 つの LED を点滅させることでした。ただし、私はこの言語でのプログラミングの経験があまりないため、他のコード スニペットに頼って作業を開始する必要がありました。私のコードは以下の通りです：

なぜうまくいかないのか理解できませんが、命令サイクル速度 (1 MHz と思われます) と関係があるのではないかと考えており、遅延が極端に短くなっています。

どんな助けでも大歓迎です！

マイクロプロセッサはどのように制御されていますか? たとえば、メモリから命令を受け取った後、命令デコーダは命令をデコードし (???)、デコードされた命令は ALU で実行されます。これはどのようにして連続して起こるのでしょうか?

ここで、ISR と DPC がプロセッサ キャッシュを汚す可能性があることを読みました。誰でも方法を説明できますか？