問題タブ [systemc]

私は SystemC を初めて使用し、このチュートリアルを使用して VS2010 で使用するためにコンパイルしました。しかし、次のプログラムをデバッグしようとしたとき:

次のエラーに似た 51 個のエラーが発生しました。

ほとんどは、msvcprtd.lib、libcmtd.lib に関連していました。この問題を解決するには？

SystemC でモジュラス 12 カウンターを実装するにはどうすればよいですか? 私は図書館に不慣れで、あまり経験がありません。助けてください。

RTL SystemC ライブラリを使用して回路を設計しました。この回路は正常に動作し、適切にシミュレートできます。これを FPGA に展開したいと考えており、Xilinx ISE で使用するために SystemC コードを VHDL または Verilog に変換する方法を探しています。

それを行う方法はありますか？それとも、すべてのプログラミングをもう一度行う必要がありますが、今回は VHDL でしょうか?

次のコードに違いはありますか:

1. while (a==b);
2. while (a==b) {;}

コンパイラや実行時間に影響はありますか?

この質問の背景: 現在、FW はコード 1 を使用しています。ここで、a または b は実際にはグローバル変数であり、別のコアによって条件が真になるまで、FW は特定のコアでハング/待機します。このコードを SystemC でシミュレートしたいのですが、この "無限" while ループは SystemC コンテキストの下にないため、SystemC スケジューラーはこのスレッドが別のスレッドを待っていることを認識できず、デッドロックが発生します。

したがって、コードを次のように置き換えます。while (a==b) {CONTEXT_SWITCH(1);}

ターゲット ビルドの場合:

systemC ビルドの場合は次のとおりです。

ターゲット ビルドの場合、このコードはコード 2 になります。これが何らかの形でパフォーマンスに影響するかどうか知りたいですか?

SystemC シミュレーションで、標準入力からユーザーから対話的にコマンドを取得したいと考えています。Mentor Questa を使用していますが、cout から何も出力されず、ユーザーにプロンプ​​トが表示されないようです (cout へのストリームの直後にフラッシュがあっても)。入力を取得するために、iostream の「getline」を使用しています。誰かがこれを達成する方法を知っていますか? または、これをどのように達成するかについての説明を含む完全な例を見た人はいますか?

編集：

そのため、「-c」および「-keepstdout」オプションを指定して vsim を実行すると、非常に奇妙な動作が発生するようです。「-keepstdout」を指定して vsim を実行すると、GUI が起動しますが、stdin と stdout は起動端末に送信されます。おそらく、これは Questa のバグであり、SystemC の質問ではありません。

シミュレーションとロジック用の単純な System C プログラムを作成しています。機密リストには、メンバーとして a,b があります。メイン プログラムのこれらの行で 0 ,1 を駆動したいのですが、センシティビティ リストの定義に従って、and-module を実行して新しい値を取得する必要があります。

感度リストの信号が変更されたため、出力も変更されると予想していましたが、これはo / pです。別のテストベンチを作成せずに and ゲートがシミュレートされるように、メイン プログラムの信号を変更するにはどうすればよいですか。

4 つの NAND ゲートの結合から、SystemC で xor ゲートを作成しています。モジュールが N ビットのベクトルを受け取るようにします。ここで、N はパラメーターとして渡されます。ビットごとの操作ではなく&を実行できるはずです(NAND ゲートの場合)。

最善の解決策はsc_bv_base型を使用することかもしれませんが、コンストラクターで初期化する方法がわかりません。

カスタムの長さを使用してビット ベクトルを作成するにはどうすればよいですか?