1

過去の論文で、最小化された積和として設計するように求める質問があり、NAND ゲートのみを使用して、4 ビットのバイナリ入力を取り、その数を 3 倍する (mod 16) 回路を使用します。

これが私が導き出した真理値表です

Inputs    Outputs
w x y z | a b c d
0 0 0 0 | 0 0 0 0 
0 0 0 1 | 0 0 1 1
0 0 1 0 | 0 1 1 0
0 0 1 1 | 1 1 0 0 
0 1 0 0 | 1 0 0 0
0 1 0 1 | 1 1 1 0
0 1 1 0 | 0 1 0 0 
0 1 1 1 | 1 0 1 0
1 0 0 0 | 0 0 0 0 
1 0 0 1 | 0 1 1 0 
1 0 1 0 | 1 1 0 0 
1 0 1 1 | 0 0 1 0 
1 1 0 0 | 1 0 0 0 
1 1 0 1 | 1 1 1 0 
1 1 1 0 | 0 1 0 0 
1 1 1 1 | 1 0 1 0

ここから、4 つのカルノー マップを作成しました。

wx|yz|00 01 11 10
_____|___________
00   |0  0  1  0
01   |1  1  1  0
11   |1  1  1  0
10   |0  0  0  1
(a)
wx|yz|00 01 11 10
_____|___________
00   |0  0  1  1
01   |0  1  0  1
11   |0  1  0  1
10   |0  1  0  1
(b)
wx|yz|00 01 11 10
_____|___________
00   |0  1  0  1
01   |0  1  1  0
11   |0  1  1  0
10   |0  1  1  0
(c)
wx|yz|00 01 11 10
_____|___________
00   |0  1  0  0
01   |0  0  0  0
11   |0  0  0  0
10   |0  0  0  0
(d)

ここに私の質問があります: これらのカルノー マップには任意の条件がありますか? あるかどうかはどうやってわかりますか？

また、これにより、4 つの独立した回路になる 4 つのブール式が得られます。どうにかしてそれらを 1 つの大きな回路として接続する必要がありますか?

最後に、NAND ゲートに変換するために、最終的なブール式に適用できる特定の機械的手順はありますか?

4

1 に答える 1

0

一方通行：

w、x、y、z があります。入力がインバーターとして接続された 4 つの NAND ゲートを使用して、!w、!x、!y、!z を生成します。

4 入力 NAND ゲートを使用して、a、b、c、および d のカルノー マップを実装します。マップ内に 1 がある場合は、ゲートを使用して、入力を w、x、y、z に接続して 1 を生成します。 w、!x、!y、および !z はマップの指示に従います。

マップには 1 と同じ数のゲートがあるため、それらの出力を反転し、それらをすべて一緒に NAND 化して !a、!b、!c、および !d を取得する必要があります (はい、さらに反転する必要がある場合があります)。 .

于 2012-04-24T16:18:17.220 に答える