system-verilog - Modelsim または Questasim を使用しているときに、どの Systemverilog マクロが定義されているかを知るにはどうすればよいですか?

Question

Questasim 10.4c を使用して、多数の場所で `ifdef コンパイラ ディレクティブを使用する Systemverilog デザインをシミュレートしています。例：

`ifdef FOR_SIMULATION_ONLY
<code>
`endif

ただし、コンパイル後、FOR_SIMULATION_ONLY が定義されているかどうかを Questasim に明示的に通知させる方法は見つかりませんでした。ユーザー ガイドとコマンド リファレンス マニュアルを調べたところ、最も近いのは、すべての vlog コンパイル ステートメントに -E オプションを追加し、作成されたファイルを調べて、FOR_SIMULATION_ONLY が定義されているかどうかを確認することです。vlog -E メソッドを使用せずに定義されているかどうか、Questasim は教えてくれますか?

Answer 1

そのためのスイッチはありません。入れることができます

`ifdef FOR_SIMULATION_ONLY
  $info("FOR_SIMULATION_ONLY defined");
`endif

精緻化時にメッセージを取得します。